

中国科学技术大学

专业硕士学位论文



应变锗空穴-谐振腔耦合系统中缺陷 机制与器件优化研究

作者姓名： 马璟睿

学科专业： 电子信息

校内导师： 张拙之 特任研究员 曹刚 教授

实践导师： 赵勇杰 博士

完成时间： 二〇二六年三月二十日

University of Science and Technology of China

A dissertation for master's degree



**Defect mechanism and device
optimization in strained
germanium-resonator coupling
systems**

Author: Jingrui Ma

Speciality: Electronic Information

Supervisors: Dr. Zhuo-Zhi Zhang, Prof. Gang Cao

Practice supervisor: Dr. Yongjie Zhao

Completion date: March 20, 2026

中国科学技术大学学位论文原创性声明

本人声明所呈交的学位论文，是本人在导师指导下进行研究工作所取得的成果。除已特别加以标注和致谢的地方外，论文中不包含任何他人已经发表或撰写过的研究成果。与我一同工作的同志对本研究所做的贡献均已在论文中作了明确的说明。

作者签名：_____

签字日期：_____

中国科学技术大学学位论文授权使用声明

作为申请学位的条件之一，学位论文著作权拥有者授权中国科学技术大学拥有学位论文的部分使用权，即：学校有权按有关规定向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅，可以将学位论文编入《中国学位论文全文数据库》等有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。本人提交的电子文档的内容和纸质论文的内容相一致。

控阅的学位论文在解除后也遵守此规定。

☒公开 ☐控阅（____年）

作者签名：_____

导师签名：_____

签字日期：_____

签字日期：_____

摘要

界面缺陷目前被认为是限制半导体量子器件性能的核心瓶颈之一。这些缺陷起源于半导体与氧化层的交界处，此处存在的大量分立的缺陷能级会对量子器件的性能提升与大规模扩展提出挑战。在应变锗空穴自旋比特这一颇具前景的平台中，界面缺陷能够捕获空穴，使得量子点的工作电压漂移，影响器件的电学稳定性。同时，微波谐振腔会与界面缺陷组成的微观二能级系统发生相互作用，为谐振腔引入额外的能量耗散，不利于我们在空穴-谐振腔杂化系统中实现量子比特的长程耦合与阵列间扩展。为系统性地解决这一问题，本文围绕“理解缺陷的物理机制”到“设计抗缺陷量子器件”这一主线对应变锗中的界面缺陷开展研究。首先，本文引入了新的界面态钝化方案，并通过低温测量对其进行了验证。之后，基于自洽薛定谔-泊松方程，本文构建了能够在界面态影响下求解锗异质结能带结构和空穴密度的求解器。同时，在场效应管器件中开展了输运测量。将理论计算与该测量的结果相结合，本文首次对低温条件下界面态填充的过程进行了定量研究。然后，结合隧穿模型，对界面态建立过程中的隧穿机制进行了深入的分析，并识别出了在器件不同工作区间所占主导的不同隧穿机制。最后，为了提高耦合系统中的器件性能，围绕减弱缺陷对谐振腔的影响这一思路，本文提出了一种谐振腔的全新设计。本工作从缺陷的微观机制到宏观上的器件优化进行贯通式的研究，不仅深化了应变锗体系中对界面缺陷的理解，更为解决该体系中缺陷造成的影响提供了工程上的优化思路，为未来在锗空穴-谐振腔耦合系统上实现高性能的量子器件奠定了基础。本文主要包括：

1、应变锗-谐振腔耦合系统与界面缺陷介绍：首先介绍了空穴自旋比特与应变锗异质结的基本性质，和近年来国际上取得的关键进展。其次，介绍了空穴与谐振腔的耦合系统，以及微波谐振腔的基础知识与耦合系统的理论模型。之后，介绍了界面缺陷的成因，并分别从空穴量子点与谐振腔的角度分析了缺陷对器件带来的不利影响，然后总结了常用的界面缺陷的电学测试方法。最后，回顾了近年来该体系上已有的界面缺陷相关的研究。

2、界面钝化及缺陷表征：首次在应变锗体系中引入臭氧处理的方式进行了表面钝化，并在此基础上制备了空穴型场效应管器件。在低温环境中通过循环扫描阈值电压的方式表征了器件工作点漂移，然后以此提取了臭氧处理后的界面缺陷密度，并结合已有工作对应变锗中可行的处理工艺进行了讨论。

3、缺陷填充过程的建模：在传统输运测量的基础上，改进并提出了新的空穴密度表征手段，并在器件上进行了测试。同时，基于自洽薛定谔-泊松方程，发

展了界面缺陷的数值模拟方法。结合实验与模拟结果，计算了缺陷密度随电压的变化，首次在低温环境下对界面缺陷的填充过程进行了定量分析。

4、空穴隧穿机制分析：基于上述结果，进一步计算了在界面缺陷捕获过程中，空穴从量子阱到达表面的隧穿机制。揭示了两种不同的机制在隧穿过程中的独特贡献，并在现有研究的基础上进行补足，构建了空穴隧穿-捕获的更为清晰的物理图像。基于分析结果，强调了提高晶格质量作为未来应变锗空穴体系的主要优化方向。同时，该方法还在另一种材料体系中进行了交叉验证。

5、应变锗异质结上谐振腔优化：基于界面缺陷引发谐振腔耗散这一认识，提出了一种新的谐振腔器件设计。通过设计基于湿法刻蚀的镂空结构，将微波谐振腔与表面缺陷隔离，以规避缺陷对谐振腔的不利影响，能够起到提高耦合强度与品质因子的作用。之后，借助镂空腔结构建模与电磁学仿真，验证了这种镂空结构优化的可行性。

关键词：应变锗异质结；界面态；表面钝化；谐振腔；半导体量子器件

ABSTRACT

Interface traps are considered as a major limitation on performance of semiconductor quantum devices. These traps originate from the semiconductor-oxide interface, where a large amount of discrete trap energy levels will bring challenge to performance improvement and realization of scale-up. In the promising platform of strained germanium hole spin qubit, interface traps could capture holes, causing threshold voltage drift, hence reducing device stability. Meanwhile, microwave resonator will interact with microscopic two-level systems caused by traps and introduce additional energy leakage, which is disadvantageous towards achieving long-range coupling and interconnection of qubit arrays. In order to systematically address this issue, we conduct investigation on interface traps in germanium following the logic from understanding physical mechanism of defects to designing trap-resistant quantum device. First, we propose a novel approach to perform surface passivation, and verified its impact by low-temperature characterization. Second, we establish a numerical solver to simulate quantum wells based on the self-consistent Schrödinger-Poisson equation. Meanwhile, we conduct transport measurement on a field-effect transistor. By combining experimental and theoretical results, we quantitatively estimate the cryogenic filling process of interface states, which has not been studied in previous works. In addition, combining hole tunneling models, we further study various tunneling mechanisms and identified potential contribution of mechanisms that may support the interface trapping process. Finally, based on the idea of reducing the impact of interface trap on device, we propose a novel design of resonator structure that improves the coupling strength in the quantum dot-resonator coupling system. Our comprehensive study that covers both microscopic mechanism to macroscopic design not only enables deepened understanding on defects in germanium, but also provides engineering insights on device optimization, lying a foundation to realize high performance coupling device of hole qubit and resonator in the future. The main contents of the thesis include the following:

1. Introduction to strained Ge-resonator coupling system and interface states:

We firstly introduce the basics of hole spin qubit and its hosting material, strained Ge/SiGe heterostructure, as well as progresses that have been achieved in recent years. Then, we introduce the coupling system of hole qubit and resonator, along with basic knowledge and theories of the microwave resonator. Later, we introduce the origin of interface defects and explain their negative impacts on quantum devices. Meanwhile,

we also introduce conventional methods to characterize interface states in traditional semiconductor devices. Finally, we summarize interface defect-related works in the hybrid system.

2. Surface passivation and defect characterization: We explore the method of ozone treatment for the first time on Ge/SiGe heterostructures, and study the impact of ozone passivation by fabricating hole-type field effect transistors on it. In cryogenic environment, we perform cyclic experiments on threshold voltage and identify the drift of device working point, with which we extract the total density of interface states after ozone treatment. Then, we discuss feasible approaches on Ge/SiGe to suppress interface states that have been identified in existing studies.

3. Modelling of interface-state filling process: We propose a revised method to conduct transport measurement taken interface states into consideration, and apply this approach on the same field effect transistor. Meanwhile, based on the self-consistent Schrödinger-Poisson equation, we develop a method to simulate the impact of interface charges. By combining experiment results and calculations, we then infer the density of occupied defects and quantify the gradual filling process under cryogenic condition.

4. Analysis of hole tunneling mechanism: Based on the results above, we further discuss the microscopic tunneling mechanism governing the interface state trapping process. By calculating the tunneling current density of different mechanisms, we reveal the contribution of two distinct mechanisms that has not been studied previously. The study on tunneling mechanism not only extends existing works, but also establish a clearer physical picture of the whole tunneling-trapping process. In addition, we also emphasize the importance of improving crystalline quality in future Ge-based quantum devices. This tunneling analysis is also cross-validated in another quantum well system.

5. Optimizing resonator for strained Ge/SiGe heterostructures: Based on the understanding that defects introduce leakage to resonator, we propose a novel design of microwave resonator. By designing a hollow structure achieved by chemical etching, we are able to isolate the resonator device from interface states, hence weakening the impact of traps on the resonator as well as improving the coupling strength and quality factor. Later, we further validate the feasibility of such optimization strategy using device modelling and electromagnetic simulation.

KEY WORDS: Strained germanium heterostructure, Interface state, Surface passivation, Resonator, Semiconductor quantum devices

目录

第 1 章 绪论	1
1.1 量子计算.....	1
1.2 半导体量子计算.....	2
1.3 锗空穴自旋比特.....	4
1.4 量子点-谐振腔耦合系统.....	5
1.5 锗异质结中的缺陷.....	6
1.6 选题背景.....	8
1.7 论文结构.....	9
第 2 章 应变锗-谐振腔耦合系统介绍	11
2.1 锗空穴-谐振腔耦合系统.....	11
2.1.1 应变锗外延异质结	11
2.1.2 共面波导谐振腔	13
2.1.3 量子点与谐振腔的耦合	15
2.2 界面态缺陷模型.....	16
2.3 界面态提取.....	17
2.3.1 电容-电压法	17
2.3.2 电导-电压法	19
2.3.3 电荷泵浦法	20
2.4 现有研究进展.....	22
2.5 本章小结.....	23
第 3 章 应变锗异质结的界面处理工艺	25
3.1 器件制备.....	25
3.1.1 薄膜生长	25
3.1.2 正式制备流程	29
3.2 循环扫描阈值电压实验.....	32
3.3 界面钝化结果与对比.....	34
3.4 本章小结.....	35
第 4 章 界面态填充的数值模拟	36
4.1 准静态载流子密度测量.....	36

4.2 界面态填充建模的数值方法	38
4.2.1 薛定谔-泊松方程理论	38
4.2.2 自洽薛定谔-泊松求解器优化	40
4.2.3 逆向薛定谔-泊松方程提取界面态密度	43
4.3 界面态填充过程分析	45
4.4 数值模拟的延伸与讨论	46
4.4.1 界面态定量分析的推广	46
4.4.2 薛定谔-泊松求解的局限性	47
4.5 本章小结	47
第 5 章 界面缺陷捕获的隧穿机制分析	49
5.1 异质结隧穿机制	49
5.2 隧穿电流密度定量计算	51
5.2.1 直接隧穿	51
5.2.2 F-N 隧穿	51
5.2.3 陷阱辅助隧穿	53
5.3 隧穿电流密度分析	56
5.4 隧穿机制计算的拓展	58
5.5 本章小结	61
第 6 章 面向应变锗的镂空谐振腔设计	62
6.1 镂空谐振腔设计	62
6.2 镂空腔设计的优势	64
6.3 镂空谐振腔的电磁学仿真	66
6.4 本章小结	68
第 7 章 总结与展望	69
7.1 总结	69
7.2 展望	70
参考文献	72
致谢	85
在读期间取得的科研成果	86

插图和附表清单

图 1.1	硅锗异质结中的载流子	3
图 1.2	量子点器件示意图	4
图 1.3	位错滑移示意图	7
图 1.4	悬挂键示意图（以氧化硅为例）	7
图 2.1	CPW 谐振腔结构、信号响应及等效电路图	14
图 2.2	量子点-谐振腔耦合器件示意	15
图 2.3	电容-电压法提取界面态示意图	18
图 2.4	电导-电压法提取界面态示意图	19
图 2.5	电荷泵浦法测量示意图	21
图 2.6	传统半导体与应变锗器件的费米能级示意图	22
图 3.1	氧化铝击穿电压提取-300 摄氏度生长	27
图 3.2	变温生长氧化铝下的 AFM 测量结果	28
图 3.3	AFM 测量的台阶高度	28
图 3.4	氧化铝击穿电压提取汇总	30
图 3.5	Hall-bar FET 器件制备流程	30
图 3.6	Hall-bar 场效应管器件与测量电路	31
图 3.7	循环扫描阈值电压实验	33
图 4.1	准静态载流子密度测量	37
图 4.2	求解器迭代方法对比	42
图 4.3	薛定谔-泊松求解结果示例	43
图 4.4	逆向 S-P 计算敏感性分析	45
图 4.5	界面电荷填充模拟	46
图 5.1	应变锗异质结中隧穿机制示意图	50
图 5.2	直接隧穿电流密度随栅压的变化	52
图 5.3	F-N 电流密度随栅压的变化	53
图 5.4	陷阱辅助隧穿电流密度随栅压的变化	56
图 5.5	总体电流密度随栅压的变化	57
图 5.6	应变硅中隧穿电流计算结果	60
图 6.1	镂空腔制备工艺示意图	63
图 6.2	完整的镂空腔结构示意图	64
图 6.3	谐振腔仿真参数示意	66

图 6.4	镂空腔参数扫描电容仿真结果	67
表 3.1	变温生长氧化铝下的膜厚统计	29
表 3.2	应变锗异质结上不同处理方式对比	34
表 4.1	应变锗异质结薛定谔-泊松求解时采用的关键参数	43
表 5.1	应变锗 TAT 电流密度计算时选取的参数列表	57
表 5.2	应变硅 TAT 电流密度计算时选取的参数列表	59

第 1 章 绪论

传统计算机在当今世界拥有着不可替代的地位。以半导体器件为基础的处理器的已经广泛应用于人类生产生活的各个方面之中，并为生产力和技术的发展起到了重要作用。受益于集成电路和半导体技术的不断迭代，现代处理芯片的性能遵循摩尔定律在近几十年内以近似指数级提高。然而，技术的发展也伴随着瓶颈。随着单位面积上半导体器件数量的不断提高，单个器件的尺寸逐渐减小，已经达到了纳米，并且逼近埃量级。在这种微观尺度下，先前不被关注的量子效应逐渐显现，量子效应所带来的影响限制了半导体器件的进一步发展。在此背景下，相比于“被量子效应所限制”，人们逐渐提出了“对量子效应的利用”的观点。人们可以利用多种量子世界的独有现象，例如可叠加和纠缠特性，来构建出有别于传统计算机的量子计算机。量子计算机已被证明可以在特定算法上相比于经典计算机实现指数级的加速，未来有望对特定领域的发展贡献强大的力量。

在本章节中，作者将简要介绍量子计算的发展历史，并着重介绍其中的半导体量子计算体系及近年来的发展。之后，我们将聚焦半导体量子计算中的锗空穴量子比特，并介绍相关的研究进展。最后将介绍研究背景以及论文的整体结构安排。

1.1 量子计算

量子计算是利用量子力学相关原理来进行计算的范式。上世纪 80 年代初，当量子计算的概念被 Yuri Manin 与 Richard Feynman 分别独立提出时^[1-2]，两人的目的是解决传统计算机无法有效对量子系统进行模拟的问题。但随着量子计算理论的逐渐发展，人们意识到它在现实应用中也拥有独特的潜力。1992 年，Deutsch 和 Jozsa 提出的 D-J 算法首次演示了量子计算在某些能力上可以超过经典计算^[3]。1994 年，Shor 提出在量子计算机上以多项式时间复杂度完成大质数分解的算法，相比经典计算机拥有指数加速能力，对现有的 RSA 公钥-私钥加密体系提出了挑战^[4]。之后在 1996 年，Grover 提出搜索算法，可以在量子计算机上实现对随机数据搜索的加速^[5]。这些成果标志着量子算法向现实世界中的应用迈进了重要的一步。而近年来，随着技术的逐渐发展，量子计算机步入了目前被称为含噪声中等规模量子（Noise intermediate-scale quantum, NISQ）的水平^[6]。在 NISQ 时代下，为了适配当前的硬件水平，一些新的量子算法，例如量子近似优化算法^[7]以及量子变分本征求解器^[8]被提出，进一步拓宽了量子计算的应用广度。这些量子算法的成就展现出量子计算机未来在多种领域，例如化学、制

药、金融、人工智能的巨大应用潜力^[9-12]。

在探索量子算法的应用潜力的同时，我们还需解决如何在现实世界创造量子计算机的问题。为了回答这个问题，2000年，David DiVincenzo 提出了构建量子计算平台的七条判据^[13]：可以良好定义并扩展量子比特的物理系统；具备将比特初始化为确定状态的能力；足够长的相干时间；具备实现通用量子门的操作集合；可以读取量子比特状态的能力；能够将飞行量子比特与静态量子比特互相转化；能够在既定的位置间对量子比特进行准确传送（其中，后两条判据为量子通信系统需要额外满足的要求）。基于这些判据，人们在不同的物理体系上进行尝试，并构建出了多种能够作为量子比特载体的平台。这些体系作为分支，各自独立发展，并在量子计算的物理实现上取得了大量成就。2019年，谷歌团队在悬铃木处理器上首次通过实验演示了量子优势（Quantum supremacy），证明其在随机电路采样任务中拥有极高的优越性^[14]。2020年，中国科学技术大学潘建伟团队在“九章”光量子计算机上展示了76光子的高斯玻色采样实验，使中国成为第二个实现量子优势的国家^[15]，该记录随后在255光子的实验演示中被刷新^[16]。在2023年，Quantinuum公司团队制备了32比特的离子阱量子芯片，为离子阱体系的大规模扩展提供了方案^[17]。2024年，谷歌研究团队在Willow超导量子处理器上演示了表面码纠错方案，并首次展示了突破盈亏平衡点的量子纠错能力^[18]。同年，潘建伟团队发布了108比特的“祖冲之三号”超导量子处理器，其纠错能力与谷歌达到同一量级^[19]。同时，英特尔推出了通过300mm工业产线所制备的12自旋比特器件，展示了大规模产线制备硅基量子比特的能力^[20-21]。而在2025年末，哈佛大学团队基于448比特的中性原子阵列展示了通用量子计算架构，并演示了量子纠错码的执行^[22]。这些实验成果表明，量子计算的发展正在逐渐突破一个个瓶颈，并在逐渐向着实现真实应用、构建真正有用的量子计算机迈进。

1.2 半导体量子计算

半导体量子计算的概念在1998年由Daniel Loss与David DiVincenzo提出^[23]。在两人的设想下，在半导体材料中，通过在三维空间内添加束缚，将电子局域在一个点内的结构，可以实现量子比特的编码。这种结构被称为量子点（Quantum dot, QD），在实验中通常由半导体异质结与栅极控制结合的方式实现^[24]。如图1.1所示，对于特定的半导体异质结，两种半导体材料不同会使得能带在材料交界处产生失配，在沿着材料生长方向（ z 方向）产生一个量子阱（图1.1第二列）。在该结构上施加电压使能带弯曲，能够产生一个特定的区域（图1.1第三列填充部分）。位于该区域中的载流子拥有一个独特的性质：载流子

在 z 方向上被量子阱所限制，只能在与异质结堆叠方向垂直的 (xy) 平面内自由移动。从宏观上看，可以等效为在三维空间内，将载流子的运动束缚在了一个近似二维的平面内。取决于组成异质结的材料，此处的载流子可以为电子或空穴，而这种系统通常被称为二维电子气 (Two-dimensional electron gas, 2DEG) 或二维空穴气 (Two-dimensional hole gas, 2DHG)。在该二维平面内，通过添加更多的约束，可以进一步限制载流子的运动，这种约束可以通过设计多个金属制成的栅极 (Gate) 实现。我们对栅极的形状和摆放位置进行设计，并在电极上施加直流电压，能够在该平面内产生限制电场。被这些栅极所包围的区域内部的载流子，由于无法跨越限制电场所产生的势垒，它们的运动被束缚在栅极所包围的一个极小的区域内，形成一个近似零维 (点) 的结构，称为量子点。量子点中的电子或空穴拥有离散的能级，它们的行为与原子类似，因此量子点结构有时也被称为“人造原子”。




图 1.1 硅锗异质结中的载流子

(a) Si/SiGe 异质结及其对应的能带结构。(b) Ge/SiGe 异质结及其对应的能带结构。每张分图分别包含：异质结堆叠材料的剖面图示意 (第一列)，异质结组成的量子阱能带结构 (第二列)，电场影响下能带弯曲时的能带结构 (第三列)，其中填充部分为二维电子气 (二维空穴气) 的形成位置。

对量子点内部载流子的电荷态或自旋态进行利用，可以分别编码电荷量子比特或自旋量子比特，如图 1.2 所示。例如，在双量子点系统中，单个电子可以

位于左侧或右侧量子点，通过调整左右量子点间的栅极电压，可以诱导电子在点间发生隧穿，使量子点中的电荷态发生改变。使用这样的方法操控量子点，可以用电荷态编码量子比特，称为电荷量子比特（Charge qubit）^[25]。如果在量子点中引入外加磁场，电子固有的自旋“向上”或“向下”两个态的能级就会发生分裂，使得这两个能级能够被区分并用作量子比特编码的态。电子的自旋态可以进一步通过电学操控的方式进行翻转和读取。使用这样的方法构建的量子比特，称为自旋量子比特（Spin qubit）^[26]。这种在量子点内通过操控载流子为基础构建的量子计算平台，称为半导体量子计算。




图 1.2 量子点器件示意图

(a) 电荷比特结构示意图，图片引用自文献^[25]。(b) 自旋比特结构示意图，图片引用自文献^[27]。

半导体量子点继承了经典半导体技术的最大优势——可量产化。受益于现代微纳工艺和集成电路技术，经典半导体器件能够在工厂内以产线的规模大批量生产。而作为与其同源的半导体量子点体系，由于器件制备的流程相似，因此半导体量子点的制备也兼容集成电路的工业产线。这意味着未来成熟的半导体量子计算系统也将拥有优异的量产化能力^[28]。同时，半导体量子点也被赋予了优良的集成性与扩展性，这意味着在工业生产的条件下，量子点器件可以很好地扩展为一维甚至二维阵列的结构，实现片上量子比特数目的迅速提升^[13,27]。

1.3 锗空穴自旋比特

为了在半导体异质结中形成二维电子气或二维空穴气，近年来研究人员提出了多种不同的材料组成及结构作为实现量子点的平台，例如 GaAs/AlGaAs 异质结^[25,29-30]、应变 Si/SiGe 异质结^[21,31-33]、应变 Ge/SiGe 异质结^[34-37]、Ge/Si 纳米线^[38-40]等。在多种多样的固态系统中，基于 Ge/SiGe 异质结的空穴自旋量子

比特近年来受到了越来越多的关注，在以下几个研究方向取得了突破性的成就：

高保真度比特门：2020 年，Hendrickx 等人通过高频驱动的方式对空穴比特进行操作，实现了在 20 ns 的操作时间下 99.3% 的单比特门保真度，以及 75 ns 的高速两比特门操作^[36]。之后在 2024 年，Wang 等人基于空穴跳跃（hopping）的方法构造了单比特和两比特门操作，分别实现了 99.97% 和 99.3% 的保真度^[41]。2025 年，Zhou 等人通过构造几何相位门来抵消退相干因素，成功实现了 >99.9% 的单比特门保真度^[42]。这些高保真度比特门的实现为未来利用空穴比特实现量子计算打下了坚实的基础。

比特阵列：2021 年，Hendrickx 等人在应变锗异质结上制备出了 2×2 的最小二维阵列，允许四量子比特的操作并成功测量了四量子点的电荷稳定图，向空穴比特扩展迈出了重要的一步^[43]。2024 年，Hsiao 等人成功在锗异质结上制备出了 2×4 的八量子点阵列^[44]。而同样在 2024 年，Borsoi 等人首次利用共用电极的架构设计出了 4×4 的十六点空穴阵列，取得了单位面积上量子比特较高的集成度^[45]。在 2025 年，John 等人制备了应变锗上的十点阵列，并展示了每个空穴比特的分别驱动和操作^[46]。之后在 2026 年，Dijkema 等人实现了 18 量子点中的空穴自旋比特，再次刷新了锗异质结体系中比特数的记录^[47]。这些成果表明锗空穴器件的集成度随着技术的迭代逐渐提高，未来的量子芯片有望在二维阵列上进行大规模扩展。

比特穿梭（Shuttling）：2024 年，Hsiao 等人在八量子点器件上展示了电荷态的穿梭，并成功识别出了穿梭前后电荷稳定图的变化^[44]。同年，van Riggelen-Doelman 等人在应变锗上也开展了穿梭实验，证明了自旋态在 9 μm 距离（可优化至 49 μm ）的穿梭后仍然能保持相干性^[48]。比特在阵列中穿梭的成果允许中等距离的量子比特进行相互作用，同时在量子模拟领域也具有潜在的应用价值。

1.4 量子点-谐振腔耦合系统

大规模的比特扩展是实现半导体量子计算的难点之一。在半导体量子点阵列中，比特与比特之间的信息交换主要依赖于近邻的库伦相互作用^[46,49-50]以及中距离的 Shuttling 方案^[44,48]。然而，随着未来比特数目的逐步增多，这些近邻阵列由于依赖于密集的量子点排布，将会在电极扇出、器件发热和电极间串扰等方面面临挑战。为了解决近邻阵列的密集排布所产生的问题，一种思路是将密集阵列改为稀疏阵列的集合，并在阵列与阵列之间实现长程的连接。这种设计的实现需要一种能够在更远距离上实现比特间相互作用的方法。电路量子电动力学（Circuit quantum electrodynamics, cQED）系统的概念在 2004 年由 Lilian 提出^[51]。在光子的介导下，该系统可以使远距离的两个量子比特（或比特阵列）实现长程

相互作用，从而满足大规模扩展中的阵列间连接需求。除此之外，cQED 系统还可以实现量子信息的超长距离传输，使得分布式架构的量子网络成为可能^[52]。

共面波导 (Coplanar waveguide, CPW) 谐振腔^[53]作为 cQED 系统的传输媒介之一，可以在其内部电场的波腹处耦合量子比特。耦合强度 g 是量化谐振腔与比特信息交换速率的指标，当耦合强度大于比特退相干速率与腔光子耗散速率时，我们认为系统进入强耦合区间^[54]，只有满足这种强耦合判据才能实现量子信息的有效长程交换。2024 年，Kang 等人在应变锗异质结上制备了空穴量子点与超导微波谐振腔的混合器件，首次实现了空穴自旋比特与谐振腔的耦合，并展示了通过谐振腔对量子点的读取^[55]。在该工作中，作者得到了约 $g_0 \approx 2\pi \times 21.7 \text{ MHz}$ 的空穴-光子耦合强度，但受限于器件性能，未能实现空穴与光子的强耦合^[55]。之后，De Palma 等人使用超导量子干涉仪 (SQUID) 器件与空穴量子点耦合，取得了约 260 MHz 的耦合强度，首次在应变锗系统中实现了强耦合^[56]。2025 年，Janik 等人利用具有高动态电感特性的颗粒铝材料与空穴比特集成，将耦合强度进一步提升至 566 MHz^[57]。这些成果展示了量子信息以光子为介导进行交换的可能性，为未来量子比特的阵列间交互与分布式量子计算的实现打下了基础。

1.5 锗异质结中的缺陷

在锗空穴自旋比特及其杂化系统蓬勃发展的同时，人们注意到异质结的生长过程中伴随着大量缺陷，这些缺陷的存在限制了基于应变锗的量子器件性能的进一步提高。这里，我们简要介绍应变锗体系中两种主要缺陷的起源，根据缺陷在异质结中发生的位置，我们可以将其分为两种类型：位错滑移和界面缺陷。

位错滑移指的是晶体排列过程中出现的畸变^[58]。半导体材料的位错滑移并非自发产生，它的主要驱动因素是应力。对于应变锗异质结而言，在硅锗合金生长的过程中，当外延层材料与衬底材料的晶格常数不匹配时，会在晶体中引入本征的晶格失配应力。应力随着生长厚度不断累积后，应变能量会在材料内部以产生位错滑移的方式进行释放，最终形成失配位错的网络。位错可以由产生的方向分为两大类型，螺位错和刃位错，如图 1.3 所示。当晶体结构沿着一条线发生剪切和错排时，如图 1.3(a) 所示，我们将此时的位错称为螺位错。而当晶体中的原子面突然被抽出时，如图 1.3(b) 所示，我们将其称为刃位错。在实际材料中，通常产生的是两种位错的组合。位错的产生并非固定，在位错线形成后，会在晶体内部沿着某一个方向，以类似“接力”的方式运动，最终形成贯穿材料整体的滑移。由此可见，位错滑移的根本原因来自于晶格失配，因此对于硅锗合金半导体，特别是在 Ge/SiGe (或 Si/SiGe) 异质结的交界处，将会存在大量的位错缺陷^[35,59]，这些缺陷可能导致器件产生泄露电流。由此可见，位错滑移的发生是原子级、且

不可避免的，但可以通过优化生长工艺的方式来降低位错缺陷的密度^[60-62]。在晶格失配的应力之外，工艺诱导的热应力与切割或研磨过程中的机械应力也会诱发位错滑移。




图 1.3 位错滑移示意图

(a) 晶体中螺位错形成的示意图。(b) 晶体中刃位错形成的示意图。图片均引用自^[58]。

而界面缺陷指的是半导体与其氧化层的交界处所存在的大量局域化缺陷^[63-64]。在 Ge/SiGe 异质结中，如图 1.1(b)所示，量子阱由锗与硅锗合金材料共同组成。上层的硅锗合金由于直接接触空气，在自然环境中会被缓慢氧化，最终在表面形成一层氧化层^[65-67]，但自然环境下形成的氧化层并不理想。在微观上，如图 1.4所示，这表现为硅锗合金在与氧结合的过程中不能完全成键，最终导致氧化层中含有大量未完全饱和的化学键作为陷阱，它们被称为悬挂键^[63-64,68-69]。从能量的角度上看，悬挂键在的禁带内部可以形成分立的缺陷能级。这些缺陷能级会与电子或空穴交换电荷，影响半导体器件的正常工作。由于界面缺陷起源于微观的成键过程，因此它的发生同样从根本上无法避免。在工业上，通常使用热氧化来产生质量较好的氧化层，或利用退火处理的方式使部分悬挂键饱和，从而起到降低界面缺陷密度的结果。




图 1.4 悬挂键示意图（以氧化硅为例）

在位错滑移与界面缺陷两种主要缺陷之外，还存在着例如粒子缺陷、孔洞、微裂纹等其它缺陷^[64]。这些缺陷通常来源于器件制备工艺中的非理想因素，它们不在本工作的讨论范围之内。

1.6 选题背景

对缺陷的深入理解是未来进一步发展空穴比特-谐振腔耦合器件的重要一步。近年来的研究发现，在异质结表面产生的界面缺陷是限制半导体量子器件性能的核心瓶颈之一，这些缺陷分别对量子点以及谐振腔均有不同程度的影响。

对于量子点器件，这主要体现在阈值电压漂移与电流不稳定两个方面^[70-73]。我们首先阐述缺陷引起的阈值电压漂移现象。当器件进入工作区间，锗量子阱中二维空穴气开始积累时，一部分载流子会通过表面隧穿机制^[74]到达半导体-氧化层界面，并被这些陷阱捕获。这些被捕获的载流子会固定在缺陷能级处无法被释放，对器件施加的电压起到屏蔽作用。而为了抵消固定电荷所带来的影响，需要在量子器件上施加更大的栅压。但在更大栅压的影响下，只要半导体-氧化层的缺陷没有被填满，表面隧穿和捕获过程便会一直存在，而我们只能再次施加更大的栅压进行补偿。以上过程的反复发生，会使得器件的阈值电压一步步发生漂移，最终使其远离器件原先所定义的工作点。另一方面，当二维空穴气积累时，器件中会产生一个工作电流。理想情况下，载流子能够稳定位于量子阱内，工作电流将会保持稳定。但随着表面隧穿与界面缺陷捕获现象的发生，量子阱中的载流子会向表面发生泄露。在时间尺度上，这反映为器件的工作电流发生逐步衰减。这种工作电压漂移与电流不稳定现象共同作用，为空穴型量子器件的工作点校准和操作大大增加了难度^[74-79]。因此，如何对缺陷物理进行深入理解，同时抑制缺陷对应变锗异质结的影响，以提升量子器件的电学性能，是目前应变锗空穴量子点提升性能的关键瓶颈之一。

而表面缺陷对谐振腔的影响可以在微观的角度上进行理解。氧化层中的悬挂键在量子尺度上可以被看作一个二能级系统（Two-level system, TLS）^[80]。这些 TLS 如果恰好位于谐振腔附近，并且能量与谐振腔的频率相匹配时，谐振腔可以与 TLS 进行耦合，并利用谐振腔的能量在两个能级之间驱动。这一驱动过程可以等效认为，一部分本来用于存储微波光子的能量，现在被用于为 TLS 供能。当谐振腔的近邻位置存在大量这样的 TLS 时，该现象的累加将使得 TLS 对谐振腔的影响不可忽视。从更高的角度看，这意味着界面缺陷为谐振腔内部能量提供了额外的泄露通道，进而增加器件的耗散。一方面，在量子点和谐振腔的耦合强度不变时，额外耗散的引入会使系统更难以满足“耦合强度大于耗散”的强耦合判据^[55]；另一方面，这些缺陷被认为向耦合系统中贡献了电荷噪声，导致比特的退相干与谐振腔品质因子的降低^[56,81-83]。因此，如何在对微观缺陷的理解的基础上，对体系中器件的设计与结构进行优化，是提高应变锗-谐振腔体系耦合强度的一个重要方向。

为系统性地解决表面缺陷制约耦合器件性能的问题，本文沿着“理解缺陷机

制”到“设计抗缺陷器件”这一主线展开研究。首先，本文着重研究应变锗中缺陷抑制的处理工艺，并开展实验对处理方法的有效性进行验证。之后，本文将研究重心转移至对界面态效应的理解上。我们提出了低温的界面态建模方法，并结合实际器件的测量结果对界面态效应进行量化分析。同时，还分析了在界面态效应中起到关键作用的表面隧穿机制。通过对不同隧穿机制的计算，对器件不同工作区间中隧穿机制的贡献进行了建模，对界面态效应的隧穿-捕获过程建立了更清晰的物理图像。基于对缺陷物理的深入认识，本文还提出了应变锗体系中的优化路线，并设计了一种新的谐振腔结构来削弱缺陷对谐振腔电磁场的影响，为解决半导体量子器件中界面态引起的噪声问题提供了有效的思路，为未来实现性能优异的锗空穴-谐振腔耦合器件奠定了基础。

1.7 论文结构

本文结构如下：

第2章主要介绍应变锗-腔耦合体系和界面态效应的基础知识。首先，我们介绍锗空穴比特的材料平台——应变锗异质结的相关性质。其次，我们介绍界面态效应对半导体器件所带来的不利影响，并介绍经典器件中界面态的表征方法。之后，我们介绍CPW谐振腔的基础知识以及描述耦合系统的理论。最后，我们对该方向近年来的研究进展进行总结。

第3章主要介绍应变锗体系中的界面处理工艺。首先，我们在应变锗异质结上制备了经过表面处理后的Hall-bar场效应管器件。其次，我们通过循环扫描阈值电压的方法，测量器件在界面态效应影响下的阈值电压变化，并基于此提取界面态密度。最后，我们将本工作提出的处理工艺的效果与现有报导进行对比，并讨论现阶段在应变锗体系中适合的处理方式。

第4章主要介绍界面态填充的数值模拟。首先，我们进行了准静态载流子表征实验，提取了在不同电压下器件的空穴浓度。其次，使用自洽薛定谔-泊松方程对应变锗异质结进行数值模拟，并结合实验数据与理论分析提出了一种新的方法来对界面态随栅压填充的过程进行量化。最后，我们对模拟结果进行了分析，并讨论了该方法向其它半导体异质结体系扩展的可能性。

第5章主要介绍异质结的隧穿机制分析。首先，我们提出了锗异质结中计算不同机制的隧穿电流密度的方法。接下来，基于前一章节的结果，我们计算了在不同工作电压下不同隧穿机制对总体空穴隧穿的贡献。最后，我们在另一材料体系中对我们的计算方法进行了交叉验证，并完善了我们在本工作中提出的理论框架。

第6章建立在我们对缺陷的理解上，设计了一种能够规避表面缺陷影响的

器件结构。基于在空间上将缺陷与器件进行隔离的思路，我们给出了一种镂空构型的 CPW 谐振腔设计和制备工艺，并讨论了这种结构所具有的优势。之后，我们利用电磁学仿真验证了这种设计结构的优越性，并验证了我们抗缺陷器件设计的有效性。

第 7 章对本文工作进行回顾，总结本文的全部研究内容，并对未来可以改进或补充的研究方案进行展望。

第2章 应变锗-谐振腔耦合系统介绍

在上一章节中，我们简要介绍了半导体量子计算及空穴比特-谐振腔耦合体系的发展，以及应变锗体系目前所面临的缺陷问题。在本章节中，我们将对本文研究的对象——应变锗空穴与谐振腔的耦合系统进行介绍。我们首先介绍应变锗中空穴所具有的性质，之后介绍谐振腔器件的基础知识与耦合体系的动力学模型。之后，我们将从研究较成熟的经典半导体的角度出发，介绍界面态的基本性质，以及常用的电学测量方法，并讨论其在经典半导体及应变锗体系中的不同。最后总结近年来应变锗中界面态研究所取得的成果，以及现阶段本领域研究仍然存在的不足和挑战。

2.1 锗空穴-谐振腔耦合系统

2.1.1 应变锗外延异质结

正如前面章节所说，锗空穴自旋比特近年来取得了巨大的突破。这些成果的产生离不开它的材料平台——应变锗外延异质结。应变锗异质结中的空穴具有一些独有的性质，例如较小的有效质量、较高的迁移率、较小的超精细相互作用等^[34-37,76,84]。这些特性共同产生贡献，使得空穴比特实现快速门操作以及长相干时间成为可能。接下来，我们将对这些性质进行简要介绍：

较小的有效质量：在锗材料中，空穴的有效质量可以通过求解 Luttinger-Kohn 哈密顿量得到^[37]：

$$H_{LK} = -\frac{\hbar^2}{2m_0} \left[\left(\gamma_1 + \frac{5}{2}\gamma_s \right) k^2 - 2\gamma_s (\mathbf{k} \cdot \mathbf{J})^2 \right], \quad (2.1)$$

其中 m_0 是电子质量， $\mathbf{k}$ 是波矢， γ_1 和 γ_s 是与材料相关的参数， $\mathbf{J}$ 是与自旋相关的算符。对于锗我们在 spin-3/2 的空间下考虑，求解 (2.1) 式可以得到两组解。第一组解的本征能量为 $-\hbar^2 k^2 / 2m_{HH}$ ，对应本征值为 $\pm 3\hbar/2$ 的自旋投影，其中 m_{HH} 被称为重空穴有效质量：

$$m_{HH} = \frac{m_0}{\gamma_1 - 2\gamma_s}. \quad (2.2)$$

(2.1) 式的另外一组解对应 $\pm\hbar/2$ 的自旋投影，本征能量为 $-\hbar^2 k^2 / 2m_{LH}$ ，其中 m_{LH} 被称为轻空穴有效质量：

$$m_{LH} = \frac{m_0}{\gamma_1 + 2\gamma_s}. \quad (2.3)$$

对于锗，有 $\gamma_1 \approx 13$ ， $\gamma_s \approx 5$ 。显然，我们可以发现 m_{HH} 比 m_{LH} 大约一个数量级，这也是轻空穴与重空穴名字的由来。

但在应变锗异质结中，硅锗合金与锗的晶格失配使得内部产生应力，对材料性质产生了较大的影响。在 Luttinger-Kohn 哈密顿量添加了基于应力的修正项之后，空穴在面内（即与材料生长垂直方向）有效质量的表达式变为^[37]：

$$m_{||}^{HH} = \frac{m_0}{\gamma_1 + \gamma_s}, \quad (2.4)$$

$$m_{||}^{LH} = \frac{m_0}{\gamma_1 - \gamma_s}. \quad (2.5)$$

将其与（2.2）式、（2.3）式进行对比可以得到，轻重空穴扮演的角色发生了互换。重空穴本应具有较大的有效质量，但在面内它的有效质量却变为了很小的值。现有研究表明，位于应变锗量子阱中价带顶的空穴有效质量甚至可以达到 $0.05m_0$ 的量级^[85]。当空穴被限制势束缚在量子点内时，较小的有效质量使得空穴波函数能够在势垒内延展更长的距离。此时，如果我们将多个空穴填充在量子点阵列内，相比于更大有效质量的载流子，相邻之间空穴的波函数能够产生更多的交叠，使得临近量子点的隧穿耦合增加，这意味着相邻空穴间能够更好地产生相互作用。这一特性允许我们（相比于电子自旋比特器件而言）以较大的器件尺寸制备量子点器件，降低对制备工艺的要求^[37]。

较高的迁移率：应变锗体系具有较高的空穴迁移率，受益于异质结生长工艺的优化，目前工作已经成功将应变锗的迁移率提升到了 $2 \times 10^6 \text{ cm}^2 \cdot \text{V}^{-1} \cdot \text{s}^{-1}$ 水平^[84]。迁移率是反映导通沟道质量的关键指标，高迁移率意味着量子阱中的二维空穴气具有较低的无序度和良好的输运性能，且受到散射的影响较小^[64]。从量子点的角度来看，一个高迁移率的系统能够在量子点成点时，减少空穴比特受杂质散射影响的概率。因此，高迁移率的空穴气的形成为实现高质量空穴量子比特提供了基础。

较小的超精细相互作用：在锗中，由于空穴占据的是 p 轨道^[37]，与对应的电子自旋体系（占据 s 轨道）相比，拥有更小的超精细相互作用。这意味着空穴对核自旋噪声更不敏感，而核自旋目前被认为是量子点体系中导致比特退相干的主要原因之一^[86-87]。另外，我们还可以通过同位素纯化的手段，将异质结中的同位素比例大大降低，从而使锗空穴更加远离核自旋噪声，有望进一步提高比特的相干时间^[88-89]。

g 因子各向异性与可调性：在外加静磁场下，载流子（电子或空穴）的自旋空间解除简并，产生一个能级劈裂，称为塞曼劈裂：

$$E = g\mu_B \mathbf{B}, \quad (2.6)$$

其中 g 被称为（朗德） g 因子，是一个无量纲物理量， μ_B 为玻尔磁子， $\mathbf{B}$ 为外加磁场强度。这使我们能够辨别自旋比特的自旋向上与向下态。但在多比特阵列中，所有比特产生的塞曼劈裂能在恒定磁场 $\mathbf{B}$ 下均相同，在这种情况下我们无

法将比特与比特进行区分。因此，仅仅依靠外加磁场只能对自旋比特进行定义，无法实现比特的寻址和编码。在电子自旋体系中，通常利用微磁体在器件上引入一个额外的梯度磁场 $\Delta \mathbf{B}$ ，使得每个电子实际所感受到的磁场大小不同，从而能够根据不同的塞曼劈裂能区分比特并实现寻址操作^[90]。而在锗空穴体系中，在自旋轨道耦合、应力、轻重空穴混合等多种因素共同作用下， g 因子不再是一个独立的物理量，而额外拥有了对磁场和电场依赖的性质。对于 g 因子对磁场的依赖，现有研究发现随着外加磁场 $\mathbf{B}$ 方向的改变， g 因子会呈现出较强的各向异性，面内 ($g_{||}$) 与面外 ($g_{\perp}$) 磁场下的 g 因子具有 $|g_{\perp}| \gg |g_{||}|$ 的性质^[91-92]。这意味着外加磁场的矢量为空穴比特的操控提供了一个额外的自由度^[37]。同时，考虑 g 因子对电场的依赖，空穴比特塞曼劈裂的表达式变为：

$$E = g(V) \mu_B \mathbf{B}. \quad (2.7)$$

这种 g 因子的电可调性可以使我们通过电控的方式来直接调节空穴比特的频率。这意味着我们可以在恒定磁场 $\mathbf{B}$ 下对比特进行全电学操控，便能够天然满足多比特寻址的要求，而无需在片上额外制备微磁体添加梯度磁场，这在量子比特的大规模集成上具有优势^[37,93-95]。

2.1.2 共面波导谐振腔

作为空穴-谐振腔耦合系统的另一重要部分，共面波导 (Coplanar waveguide, CPW) 谐振腔的俯视图如图 2.1(a) 所示。该器件主要包含三个部分：共面波导传输线 (图中弯曲形状)、地平面 (周围灰色区域) 和两端通过电容耦合的端口 (放大区域)。从图 2.1(b) 中展示的剖面结构中不难看出，在介电材料衬底的基础上，有着一层厚度为 t 的薄膜。该薄膜通常使用例如氮化钛 (TiN)、铌 (Nb)、氮化铌 (NbN) 等超导材料。利用光刻与刻蚀工艺，可以在超导薄膜上形成图 2.1(b) 中展示的共面波导，在器件建模时，沟道的宽度 s 与 CPW 中心的超导薄膜 (称为中心导体) 宽度 w 是两个主要的参数。该共面波导结构能够允许电磁波在腔体内部共振。在共振时，高频电磁波会持续反射、振荡，最终在 CPW 内形成一个驻波。驻波频率通常称为 CPW 的谐振频率 f_0 。谐振频率主要与器件的设计结构和材料有关，它的表达式为^[53]：

$$f_0 = \frac{c}{\sqrt{\epsilon_{eff}}} \cdot \frac{1}{2l}, \quad (2.8)$$

其中 c 为真空光速， ϵ_{eff} 为谐振腔的等效介电常数，与器件的几何结构与周围材料相关， l 为谐振腔的长度。可见谐振频率直接受到腔体长度的调控，因此 CPW 谐振腔具有结构简单、频率设计灵活的特点。

CPW 腔的谐振频率通常利用微波进行测量，通过对谐振腔两侧端口施加微波信号，能够在谐振频率的附近观察到传输信号 (即 S 参数中的 S_{21}) 或反射信




图 2.1 CPW 谐振腔结构、信号响应及等效电路图

(a)CPW 谐振腔实际器件示意。其中弯曲部分为谐振腔主体，两端区域为谐振腔电容耦合到微波传输端口的结构。(b) 谐振腔剖面结构图，其中灰色与黄色为衬底的介电材料，蓝色区域为超导薄膜。(c) 谐振腔微波信号响应示例。蓝色数据点代表测量值，黑色曲线代表通过洛伦兹拟合的值。(d) 谐振腔等效的微波电路。图中灰色部分代表传输线端口，蓝色部分代表主体产生谐振的结构。图片均引自文献^[53]。

号 (S_{11}) 的变化。如图 2.1(c)所示，当成功探测到谐振信号时，能够观察到信号响应以谐振频率为中心，呈现出洛伦兹单峰的形状。在谐振频率之外，图 ?? 还包含着另一个谐振腔的关键参数：品质因子 (Quality factor, Q 值)。对于微波器件，品质因子代表的是单位时间内，器件中存储的能量与损耗的能量之比^[96]。CPW 谐振腔的 Q 值可以通过 $Q = f_0/\delta f$ 来计算，其中 δf 为图 2.1(c)中谐振腔信号峰的展宽（水平箭头指示的部分）。洛伦兹峰的展宽越窄，Q 值越高，说明存储在器件中的能量越不容易发生泄露或耗散。

对谐振腔器件的分析通常可以采用微波电路模型的方式进行。CPW 谐振腔可以等效为如图 2.1(d)所示的电路。其中两端灰色区域为电容 (C_k) 耦合到 CPW 主体的端口，而中间蓝色区域为谐振腔等效的 RLC 电路，由单位长度的电阻 (R_l)、电感 (L_l) 和电容 (C_l) 决定。在一些工作中，为了便于分析，也可以将其等效为周期性排列的分布式电路模型^[97]，它们在结果上没有本质的差别。

2.1.3 量子点与谐振腔的耦合

在前一章节中我们提到，谐振腔可以在波腹处实现对量子比特的耦合。我们在(2.8)式中已经说明了谐振腔的频率能够受长度而大范围改变，这同时意味着当我们给定长度 l 时，我们也能够很好地估算器件的设计频率，也能够预测驻波的波腹在谐振腔内部的产生位置。基于此，我们可以在量子点器件上引入一个耦合电极，如图2.2(a)所示，将其连接到谐振腔的波腹处，即可实现量子点与谐振腔的耦合。对于这种耦合器件，当我们对量子点进行操作时，量子点中能量的变化能够通过耦合电极反映到谐振腔中，从而允许我们通过谐振腔微波信号（幅值或相位）的改变来探测量子比特的信息^[55,98]。以这种方法在谐振腔的每个波腹处与不同的量子点器件连接，即可实现在谐振腔介导下的量子比特长程耦合^[99]。




图 2.2 量子点-谐振腔耦合器件示意

(a) 耦合至谐振腔的量子点结构示例。版图中每种颜色代表一层量子点电极，上方箭头指示的伸出的电极为连接至谐振腔的耦合电极。(b) 半导体量子比特与谐振腔弱耦合的测量结果示例，图片引自文献^[55]。(c) 半导体量子比特与谐振腔强耦合的测量结果示例，虚线为拟合值。图片引自文献^[98]。

量子点-谐振腔耦合系统可以由 Jaynes-Cummings 模型来理论描述^[100]，系统的动力学可以由一个哈密顿量表示：

$$H = \frac{\hbar\omega}{2}\sigma_z + \hbar\omega_r\left(a^\dagger a + \frac{1}{2}\right) + \hbar g(a^\dagger\sigma^- + a\sigma^+), \quad (2.9)$$

其中第一项描述量子比特（二能级），第二项描述谐振腔光子，最后一项描述比特与腔光子的相互作用。我们主要关注哈密顿量的最后一项，其中 $\hbar$ 为约化普朗克常数、 g 为耦合强度、 $a^\dagger, a$ 分别为光子的产生与湮灭算符、 σ^+, σ^- 分别为比特态的升降算符。耦合强度作为其中重要的参数，描述的是量子点吸收（或发射）一个腔光子，从而到达激发态（或基态）的速率。在理想的耦合中，系统内不会存在任何能量的衰减，因此比特与光子的能量交换将会持续进行。然而，在现实世界的物理系统中，存在着腔光子的耗散（ γ ）和量子比特的退相干（ κ ），在这两者的共同影响下，比特-光子系统中的能量会随时间推移不断减弱，最终消失。因此，只有当耦合强度远大于耗散与退相干时，比特与光子才能够在能量衰减到消失之前完成多次相互作用，以进行有效的信息交换，该现象通常被称为强耦合^[101]。我们通常利用 $g \gg \gamma, \kappa$ 这一判据来辨别系统是否进入强耦合区间。图 2.2(b)与 2.2(c)分别展示了半导体量子点与谐振腔未达到强耦合和进入强耦合区间的测量结果。当强耦合发生时，我们能够通过谐振腔的探测谱上观察到明显的劈开图样，这种现象称为真空拉比劈裂（Vacuum Rabi splitting）。

在理论上，耦合强度 g 与量子比特二能级系统的偶极矩和谐振腔中真空涨落电场的幅值的乘积正相关。其中，第二项的真空涨落电场正比于 $\sqrt{Z_r}$ ， Z_r 为谐振腔的特征阻抗，表达式为 $Z_r = \sqrt{L_l/C_l}$ ，其中 L_l 与 C_l 分别为 CPW 单位长度的电感和电容。由此可见，增加谐振腔的阻抗是提高耦合强度的一个关键思路。我们可以利用某些超导材料，例如氮化钛（TiN）的高动能电感（Kinetic inductance）特性来沉积薄膜，从而以高阻抗谐振腔来提高耦合强度，该方法目前在国际上已有充分研究^[55-56]。而在后续的章节中，我们将降低谐振腔电容作为提高耦合强度的另一个思路，提出一种新的谐振腔设计。

2.2 界面态缺陷模型

在理想的半导体器件中，半导体表面所形成的氧化层（通常为氧化硅）可以被看作良好的绝缘体。因其具有较大的禁带宽度，所以在半导体与氧化硅形成接触时，位于半导体中的电子或空穴可以在界面处终止，氧化层能够防止载流子的泄露。但在实际情况中，表面氧化层存在缺陷，这些缺陷会在禁带中形成分立的能级，使得氧化层不再是完美的绝缘层。这些缺陷通常被称为界面态^[102]。当半导体器件工作时，如果这些缺陷能级恰好位于费米能级附近，这些缺陷能级将会捕获或发射载流子。经典半导体领域对界面态的研究较为成熟，目前已经有较为

成熟的模型来描述界面态参与的载流子复合与发射过程^[103-104]。界面缺陷通常被认为是半导体器件的主要噪声来源之一^[64,105]。

正如我们在第一章所说，界面缺陷的微观起源可以由悬挂键来解释。以氧化硅为例，如图 1.4 所示，由于周期性排布的晶格在表面处突然终止，此处会存在大量的未成键的硅化学键（A 类型）。之后，在空气环境下，表面的硅将会发生氧化反应，空气中部分氧原子与硅成键，形成较薄的氧化层。但在自然氧化环境下，表面形成的氧化层质量较差，通常包含大量仅被部分氧化的氧化硅（B 类型）。这些未完全成键的化学键被统称为悬挂键，在宏观上即反映为半导体器件的界面态效应^[65-67]。

界面缺陷通常包括能够捕获空穴的缺陷（由于捕获空穴等价于提供电子，因此它们的性质与半导体掺杂中的施主相似）以及捕获电子的缺陷（与受主杂质相似）两种类型。但无论类型，它们所起到的负面影响是一致的：第一，在界面缺陷捕获载流子后，这些固定电荷会改变施加在器件上的电场，从而造成平带电压或阈值电压的改变^[106]。第二，界面缺陷和半导体内交换电荷的过程可以看作高频充放电，这会使器件的频域响应产生一定的失真^[107]。第三，这些缺陷能级还能够起到复合中心的作用，这会使得半导体表面附近的载流子复合率提高，从而降低输运性能。当界面缺陷密度较大时，甚至还会产生严重的费米钉扎效应^[65]。

2.3 界面态提取

经典半导体领域对界面态的研究较为成熟，并发展出了多种表征界面态密度的方法。在本小节中，我们将对三种主要方法：电容-电压（C-V）法、电导-电压（G-V）法和电荷泵浦（Charge pumping, CP）法进行简要介绍：

2.3.1 电容-电压法

电容-电压法是半导体器件中测量界面态的最经典的方法之一^[108-111]。如图 2.3(a)所示，C-V 测量所需的器件较为简单，需要半导体材料与上方氧化层组成堆叠结构，并能够在上方的顶部栅极施加电压即可。对于理想半导体而言，该测量可以等效看作为图 2.3(b)所示的网络，由氧化层电容 C_{ox} 和半导体电容 C_{semi} 共同组成。然而，在实际器件中，测量网络呈现出如图 2.3(c)所示的结构，这是由界面缺陷的充放电过程引起的。我们以 n 型半导体为例来描述这一过程，在 C-V 测量时，我们向栅极施加交变电压，在电压的影响下，器件在积累区与反型区之间周期切换。在此过程中，位于禁带中费米能级附近的界面缺陷能够捕获位于导带的电子，同时被捕获的电子也会从缺陷处释放回到导带，组成完整的电荷充放电过程，如图 2.3(d)所示。这一充放电过程会对电容网络起到一个额外的

C_{it} 的贡献。




图 2.3 电容-电压法提取界面态示意图

(a) C-V 测量时所使用的电路。(b) 理想状态下半导体与氧化层所等效的电容网络。(c) 存在界面态影响下的等效电容网络。(d) 界面缺陷充放电过程示意图，其中黑色短横线代表缺陷能级（普遍存在于禁带中），绿色点为电子，蓝色箭头代表充放电过程。

对图 2.3(a)中的器件进行电压扫描，可以使我们从其中提取界面态缺陷的密度。首先，我们在栅极施加一个频率较低的交变电压（约 1 至 100 Hz），并对电容值进行测量。在低频条件下，电压随时间变化较慢，此时可以认为器件始终处于一个准静态，界面缺陷可以完全填充电荷。我们将此时测量出的电容称为 C_{lf} ，则根据图 2.3(c)，它的表达式为：

$$C_{lf} = \frac{1}{\frac{1}{C_{ox}} + \frac{1}{C_{semi} + C_{it}}} = \frac{C_{ox} (C_{semi} + C_{it})}{C_{ox} + C_{semi} + C_{it}}. \quad (2.10)$$

而当我们向栅极施加高频电压（1 MHz 量级）时，在高速信号下，电子没有足够的时间与界面缺陷交换电荷，此时 C_{it} 对整个电容网络不产生贡献，等效电路又回到图 2.3(b)所示的结构，此时测量出的电容 C_{hf} 可表示为：

$$C_{hf} = \frac{1}{\frac{1}{C_{ox}} + \frac{1}{C_{semi}}} = \frac{C_{ox} C_{semi}}{C_{ox} + C_{semi}}. \quad (2.11)$$

将两式进行联立，可以将 C_{semi} 消去，得到一个 C_{it} 的表达式^[110,112]：

$$C_{it} = C_{ox} \left(\frac{C_{lf}}{C_{ox} - C_{lf}} - \frac{C_{hf}}{C_{ox} - C_{hf}} \right), \quad (2.12)$$

其中 C_{lf} 与 C_{hf} 是实验中已知的值， C_{ox} 是氧化层的电容值，在氧化层材料与厚度均已知的情況下可以通过 $C_{ox} = \epsilon_{ox}\epsilon_0/d_{ox}$ 轻易求得。在得到 C_{it} 的值后，我们便可以得到相应的界面态密度：

$$D_{it} \approx \frac{C_{it}}{e^2} = \frac{C_{ox}}{e^2} \left(\frac{C_{lf}}{C_{ox} - C_{lf}} - \frac{C_{hf}}{C_{ox} - C_{hf}} \right), \quad (2.13)$$

其中 e 为元电荷。在实际器件中，界面态密度还与能级有关^[64]，即界面缺陷的数量在禁带中的不同位置也有所不同。因此，在 C-V 测量中，有时还会考察界面缺陷对表面电势的影响，并提取界面态密度随能量的依赖关系^[108-109]。

2.3.2 电导-电压法

电导-电压法是另一种常用的界面态表征方法^[111-114]。这种方法同样也基于交流信号扫描，但考虑的侧重点是界面态在时域上的表现。当对器件施加交变电压时，界面态会通过捕获和释放载流子对交变电压响应，在此过程中，由于不同界面态的响应速度不同，因此会在电路中引入一个与频率相关的损耗，这种损耗可以由电路中电导的变化来描述。对于图 2.3(c) 中的电容网络，在将电导纳入考虑后，可以将网络改写为如图 2.4(a) 所示的结构，其中 G_P 为我们引入的并联电导，而 C_P 则将图 2.3(c) 中的 C_{it} 与 C_{semi} 吸收在内。




图 2.4 电导-电压法提取界面态示意图

(a) G-V 测量的等效电路图。(b) 一组 G-V 测量结果示例，其中每条曲线代表一次在固定电压下扫描的测量结果。图片引用自文献^[112]。

我们用一个时间常数来对界面态的响应速度进行描述。对于任何界面缺陷，它的时间常数均可以表示为 $\tau_{it} = R_{it}C_{it}$ 的形式。利用此关系，我们可以写出界

面态引入的损耗与频率关系的表达式^[111]：

$$\frac{G_P}{\omega} = \frac{eA\omega\tau_{it}D_{it}}{1 + (\omega\tau_{it})^2}, \quad (2.14)$$

其中 e 为元电荷, A 为面积, ω 为频率。在实验中, 将会有大量不同能级、不同时间常数的界面态对一个扫描频率进行响应, 因此实际测量所反映的应为界面态损耗的统计结果。假设在禁带中界面缺陷能级可以近似为连续分布, 那么 (2.14) 式可以改写为^[111,114]：

$$\frac{G_P}{\omega} = \frac{eAD_{it}}{2\omega\tau_{it}} \ln \left[1 + (\omega\tau_{it})^2 \right]. \quad (2.15)$$

因此, 我们可以在栅极对交变电压的频率进行扫描, 同时测量电导, 便可以提取出界面态密度。图 2.4(b) 展示了一个 G-V 测量的结果示例。可以看到, 在每一组扫描的曲线中, 均存在一个 G_P/ω 的峰值。从 (2.15) 式中不难看出, G_P/ω 的最大值总是发生在 $\omega \approx 2/\tau_{it}$ 的位置^[111]。我们可以根据这一关系得到界面态与电导的表达式^[111-112]：

$$D_{it} \approx \frac{2.5}{eA} \left(\frac{G_P}{\omega} \right)_{\max}, \quad (2.16)$$

其中 $\left(\frac{G_P}{\omega} \right)_{\max}$ 即为图 2.4(b) 中曲线峰值的纵坐标。

从电导-电压法的原理不难看出, 该方法对界面态的充放电速度, 即时间常数较为敏感, 因此能够较好区分不同性质的界面态。G-V 法通常与 C-V 法可以形成很好的互补: 我们可以通过 C-V 法得到界面态的准静态特性及界面态与能级相关的信息; 而通过 G-V 法可以得到界面态的弛豫相关的信息。将两者结合, 可以对界面态性质进行较为全面的表征^[111-112]。

2.3.3 电荷泵浦法

电荷泵浦法与上述两种方法不同, 是针对金属氧化物半导体场效应管 (Metal oxide semiconductor field-effect transistor, MOSFET) 所提出的专用的表征方法^[115-119]。如图 2.5 所示, 使用该方法时, 需要将 MOSFET 的源极和漏极接地, 同时向栅极施加周期性的电压脉冲, 并在衬底处对电流进行测量。在此过程中, MOSFET 的沟道将在积累态与反型态之间反复切换。我们以一个 n 沟道场效应管器件作为示例来描述这一过程。当栅极的脉冲位于高电平时 (图 2.5(a)), 在电场的作用下源漏之间形成导电沟道, 器件属于正常工作区间。在此过程中, 大部分注入进沟道的电子留在导电区域, 但一小部分电子会被氧化层中的界面态捕获, 形成局域的固定电荷。而在低电平的栅极脉冲下 (图 2.5(b)), 源漏之间不形成沟道, 器件处于积累态^[115,118]。此时, 先前被囚禁的电子从界面态释放, 并在电场作用下向远离栅极的方向移动。这在实验上反映为一个栅极与衬底之间的净电流, 通常由 I_{CP} 表示。




图 2.5 电荷泵浦法测量示意图

脉冲电压分别位于 (a) 高电平和 (b) 低电平时 MOSFET 器件内的载流子积累过程。图片引自文献^[118]。

显然，净电流的大小与界面态的密度呈现正相关的关系。净电流的具体表达式为^[115,118]：

$$I_{CP} = eA_{G,eff}fN_{CP}, \quad (2.17)$$

其中 e 为元电荷， $A_{G,eff}$ 为器件栅极的有效面积， f 为栅极扫描脉冲的频率，通常范围在 10 kHz 至 1 MHz， N_{CP} 是单位面积内被脉冲泵浦出的电荷数量。不难看出， N_{CP} 是一个与界面态密度 D_{it} 有关的值，它们的具体关系为^[115,118]：

$$D_{it} = \frac{eN_{CP}}{\Delta E_{CP}}, \quad (2.18)$$

其中 ΔE_{CP} 指的是对栅极脉冲所响应的界面缺陷的能级窗口，通常由所施加的脉冲参数决定，例如脉冲的上升或下降时间^[118]。将以上关系进行结合，我们可以得到电荷泵浦法所提取界面态密度的公式：

$$D_{it} \approx \frac{I_{CP}}{A_{G,eff}f\Delta E_{CP}}. \quad (2.19)$$

电荷泵浦法具有极高的灵敏度，提取到的界面态密度通常可以低至 $10^9 \text{ cm}^{-2} \cdot \text{eV}^{-1}$ 量级^[118]。同时，由于该方法直接测量的是电流数据，因此具有较高的信噪比，尤其适合小尺寸和低界面态密度器件的表征。但与前面方法不同的是，电荷泵浦法需要在 MOSFET 上开展，相比于前面方法中的电容器件更为复杂。

然而，在应变锗空穴体系中，存在以下原因使得上述界面态表征方法不适用：首先，应变锗空穴量子器件与传统的半导体器件的能级结构有所不同。如图 2.6 所示，传统基于 CMOS 技术的半导体器件，在工作时费米能级 ($E_{F,trad}$) 通常位于禁带之中。此时，当我们考虑缺陷对器件的影响时，我们将发现禁带的缺陷能级并不是全部都对器件工作造成影响，实际情况下通常仅考虑价带至费

米能级，或费米能级至导带（取决于器件为 n 型还是 p 型）部分的陷阱。而在应变锗器件中，由于低温和材料中应力的共同作用，器件工作时形成的二维空穴气天然位于价带以下（ $E_{F,cryo}$ ）。这意味着我们必须将整个禁带内的缺陷纳入考虑才是准确的，经典半导体中得到的缺陷数据并不能真实反映锗空穴器件的缺陷数量。




图 2.6 传统半导体与应变锗器件的费米能级示意图

其次，无论是 C-V、G-V 还是 CP 方法均依赖于一个假设，即表面电荷能够被等效看作一个电容，在交流响应下可以实现电荷的捕获-释放，也就是电容的充放电过程。然而，在应变锗器件的工作区间下（mK 至 4 K 的温度量级），被界面缺陷捕获的空穴几乎被冻结，空穴无法从热激发的过程中获得足够的能量逃脱，也因此无法实现完整的电荷充放电循环。在这种条件下，界面缺陷可以看作是一个只能充电，不能放电的“单向”电容器件，传统表征方法将不再可用^[120-122]。

最后，在应变锗器件工作时，Ge/SiGe 异质结的价带在栅极的影响下呈现出向上弯曲的形状。在价带弯曲下，可以等效看作器件内部拥有一个从量子阱到表面方向的电场。在此电场的影响下，通过隧穿到达半导体-氧化层交界处的空穴无法沿着电场线相反的方向前进，也就不能再回到量子阱内^[71,73]。随着测量的进行，界面缺陷将会逐渐被填满，但被填满的缺陷却无法释放出空穴。这意味着每个器件只能进行至多一轮的低温测量，若想重复表征，只能先将器件恢复至室温，然后在制冷机内再对器件冷却，这将会产生非常大的时间和资源开销^[70,73]。这也是应变锗器件的界面态研究难以开展系统实验的一个重要原因。因此，对于应变锗器件应采取不同的实验对界面缺陷进行表征。在第三章中，我们将会使用循环扫描电压^[71,73]的方式得到缺陷对阈值电压的影响，并提取出总的界面态密度；在第四章中，作者将结合输运实验与数值模拟，给出另一种反推界面态密度的方法。

2.4 现有研究进展

针对应变锗及其杂化体系中的界面态研究，目前主要存在两个分支方向，即研究界面处理方法或研究界面态对器件的影响。对于界面处理方面，主要集中在

于对钝化方法的尝试，即通过不同的化学试剂对应变锗衬底进行表面处理，从而在表面形成一层新的且悬挂键较少的高质量氧化层。Hutchins-Delgado 等人首先利用过氧化氢溶液进行了表面处理，并给出了处理后界面态密度的估计值约为 $6 \times 10^{12} \text{ cm}^{-2} \cdot \text{eV}^{-1}$ ，同时还利用 X 射线衍射等方法表征了钝化后界面材料的组成部分^[67]。2024 年，Sangwan 等人探索了氢氟酸和等离子体处理的方式，并制备 Hall-bar 器件测量了钝化对输运性质的影响，其中作者认为等离子体钝化能够显著抑制界面缺陷，而氢氟酸处理则会起到反效果，但并未给出具体的缺陷密度值^[72]。之后，Li 等人使用了浓硝酸进行了表面钝化，并提取了钝化后约 $3.99 \times 10^{12} \text{ cm}^{-2}$ 的总体缺陷密度，将界面缺陷减少了 50%^[71]。总体而言，目前已经有许多工作探索了面向应变锗体系的钝化方法，但选择哪一种方法能够最有效抑制界面缺陷的形成，还没有达成共识。

而在界面态对器件影响的方向，目前已有若干工作从无到有、由浅入深地研究了界面态引入的噪声及工作区间漂移的问题。Su 等人结合实验与能带模拟揭示了界面电荷的存在，首次指明了 Ge/SiGe 异质结中空穴被界面缺陷捕获的过程，以及隧穿机制在其中起到的关键作用^[74]。在认识到界面缺陷存在的基础上，Martinez 和 Wolfe 等人分别各自研究了界面缺陷对器件工作区间的影响，发现了被填充的界面缺陷会使器件发生阈值电压的漂移，或称为滞回（hysteresis），并显式地指出了该现象对应变锗器件大规模扩展带来的挑战^[123-124]。之后，Massai 等人的工作更进一步，通过在相同的衬底上制备场效应管和量子点器件，细致研究了界面缺陷对空穴比特电荷噪声的贡献，同时结合输运测量结果揭示了界面电荷从产生到隧穿再到被捕获的完整物理图像^[70]。这些研究使我们对应变锗中的界面态已经有了较为完整的了解，并且为未来发展可规模化的空穴量子器件指明了优化方向。然而，对界面态效应的物理机制的深入理解当前阶段还较为有限。这里的主要难点仍然是低温测量的限制所带来的，正如前面小节所说，它使我们无法使用已经成熟的表征方法，也难以通过反复测量来开展界面态的定量研究。

2.5 本章小结

在本章节中，我们介绍了应变锗-谐振腔耦合系统和界面态相关的背景知识。应变锗中的空穴具有一些独特的性质，使其能够满足编码空穴自旋比特的要求。同时，超导微波谐振腔的引入能够让我们将量子比特与腔光子进行耦合，从而实现空穴比特的长程扩展。但二维空穴气系统目前仍然存在工作点漂移的问题，这主要是空穴隧穿与界面态效应所引起的。我们讨论了界面缺陷的成因，介绍了目前经典半导体常用的界面态表征方法，并简要讨论了这些方法在应变锗体系中

应用的可行性。最后，我们回顾了当下已有的研究工作，并指出了目前工作中的难点——对界面态的定量分析。

第3章 应变锗异质结的界面处理工艺

在第2章中我们介绍了应变锗体系中界面态研究在不同方向上的工作进展。首先,对于界面处理工艺方面,我们注意到在应变锗中,对于哪种处理方式能最好抑制界面缺陷的形成还没有达成共识。在本章节中,针对锗异质结,我们探索了利用臭氧进行表面钝化的方式并基于此制备了场效应管器件,之后在实验测量中验证该处理方法的效果,并结合已有工作讨论各种处理工艺的可行性和有效性。

3.1 器件制备

3.1.1 薄膜生长

在本工作中,我们主要使用 Hall-bar 场效应管 (Field effect transistor, FET) 用于研究界面态效应。在 FET 的制备过程中,绝缘层(栅氧)的生长是制备工艺中不可或缺的一环。在衬底材料与栅极之间生长氧化铝作为绝缘层,能够起到绝缘和保护的作用。当电压被施加在器件的栅极时,由于氧化铝具有较高的介电常数,能够确保电极之间拥有较好的绝缘性,在避免漏电流的同时保证器件正常工作。氧化铝的生长通常使用三甲基铝 (Trimethylaluminium, TMA) 与水作为反应物(也称前驱体)通过原子层沉积 (Atomic layer deposition, ALD) 方法完成。但在应变锗体系中,传统的 TMA + 水的生长方式可能无法生长高质量的薄膜。这是因为在应变锗器件的制备中,表面在氧化反应下会形成一层新的氧化层(完整的钝化与制备方法将在3.1.2小节中说明),而该氧化层的成分则与衬底材料有关。在先前的工作中, Li 等人通过材料表征方法证明应变锗异质结钝化形成的氧化层同时含有硅氧化物与锗氧化物^[71]。其中硅的氧化物化学性质较稳定,但锗的氧化物,特别是特定构型的二氧化锗 (GeO_2) 易溶于水,且在常温下能够与水反应生成锗酸 (H_4GeO_4)^[125-128]。但在生长氧化铝的过程中,表面的锗氧化物会与 ALD 过程中的水源不断地发生反应,这意味着使用 TMA + 水的方式不能在锗异质结表面生成较高质量的氧化铝。因此,针对锗异质结,我们需要使用干法,即生长过程中不含水的方式来沉积栅氧层。这里,我们选择使用臭氧来替代水作为 ALD 沉积的前驱体^[129]。在本小节中,我们对 TMA + 臭氧生长的方式进行测试,证明以这种方法生长的氧化铝薄膜可以满足器件制备的需求。

我们将薄膜的击穿电压作为氧化铝质量的重要指标。击穿电压通过电压-电流曲线 (I-V 曲线) 测量法进行提取,测量所使用的器件如图 3.1(a) 所示。我们在硅衬底测试片上以 300 摄氏度的条件下干法生长 6 nm 氧化铝薄膜 (图 3.1(a) 中

灰色区域), 并利用电子束蒸发镀膜沉积用来测量的钛金电极(图 3.1(a)中金色区域, 厚度为 Ti/Au 10/70 nm) 作为击穿电压的测试器件。在测量前, 我们首先将器件放入低温探针台内抽真空, 并冷却至约 4 K 的温度, 待系统在低温下稳定后, 我们开始测量。测量时, 我们将探针台的其中一个探针连接至测试片的接地电极(图 3.1(a)中红色方框所指示的电极, 通过引线连接至衬底作为接地)处, 另一个探针连接至测试电极(图 3.1(a)中蓝色方框所指示的电极)处, 然后通过探针向两端施加直流电压, 同时测量通过的电流。一组 I-V 测量的示例结果如图 3.1(b)所示, 可以看到随着直流电压的增加, 电流呈现出逐渐上升的趋势, 最终在某一个值附近突变, 这是发生了击穿的明显证据。由于半导体量子器件工作时的电流较小(通常在 pA 至 nA 量级), 因此我们取 50 pA(图 3.1(b)中红色虚线)作为基准, 并将此时的电压作为击穿电压进行记录。在一个测试片上, 我们重复上述步骤若干次, 并最终得到击穿电压的统计结果。总的击穿电压数据如图 3.1(c)所示。我们在 300 摄氏度下以干法生长薄膜时, 能够得到平均为 0.86 V 的击穿电压。这一结果还不能满足我们器件制备的需求。因此, 在接下来的测试中, 我们需要寻找薄膜质量差的原因, 并测试不同方法生长的氧化铝质量。

注意到, 臭氧具有不稳定的化学性质, 常温下臭氧会逐渐分解为氧气:



在温度升高时, 该反应速率会逐渐提升。根据此化学性质, 可以合理猜想, 当氧化铝生长温度设置为 300 摄氏度时, 臭氧会在反应腔室内快速分解, 使得大部分臭氧在还未接触到基片表面时就已经变成氧气, 从而导致薄膜质量较差, 实际生长的薄膜厚度未能达到目标的膜厚。为了验证这一猜想, 我们开展了新一轮薄膜测试。本次测试控制的主要变量为生长温度, 我们通过干法生长分别在 100 和 300 摄氏度的环境下沉积若干片测试片, 然后通过湿法刻蚀的方式去除测试片上的部分氧化铝。之后使用原子力显微镜(Atomic force microscopy, AFM)测量刻蚀台阶的高度, 得到实际沉积的氧化铝厚度。我们在两种温度下均设定了三个不同的目标厚度, 6 nm、30 nm、50 nm 进行生长。所有测试样品下的 AFM 扫描图像与台阶高度变化曲线分别如图 3.2 与图 3.3 所示。我们将这些膜厚测量的结果总结到了表 3.1 中。可以看到, 在 300 摄氏度下沉积的氧化铝薄膜, 实际生长的厚度远未达到目标生长厚度的需求, 而在 100 摄氏度下生长的薄膜的实际厚度与目标厚度较为接近。两者的对比能够证实我们先前提出的假设, 即高温生长会导致薄膜沉积厚度不达标, 从而无法形成质量较好的栅氧层。

在确保 100 摄氏度下沉积的氧化铝具有较好的膜厚之后, 我们进行了进一步的测试, 以证明在 100 摄氏度生长的氧化铝比 300 摄氏度生长时具有更好的抗击穿能力。在本批次的测试中, 我们共以 30 nm 的厚度生长了三片测试片。其




图 3.1 氧化铝击穿电压提取-300 摄氏度生长

(a) 击穿电压测量结构的光镜下示意图。(b) I-V 法提取的一组电压-电流曲线结果示意。(c) 击穿电压测量的结果统计。

中第一片与第二片样品均使用 100 摄氏度干法生长，而第二片样品的生长时间与第一片间隔若干天，用于验证镀膜的稳定性的；第三片样品在另一台 ALD 仪器中使用 TMA + 水的方式生长，用来横向对比不同生长配方的薄膜质量。在三片样品均制备完成后，我们同样在探针台中进行低温下的 I-V 曲线测试，然后对每个样品提取的击穿电压进行统计。在 100 摄氏度下生长的两片样品结果分别如图 3.4(a)与图 3.4(b)所示。两者击穿电压的均值相差不大，这表明以臭氧沉积氧化铝的方法具有较好的稳定性。另外用于对比的 TMA + 水测试片测量结果如图 3.4(c)所示，这些结果对比说明，在硅片上以干法生长的氧化铝的抗击穿性能可以达到与湿法生长相近的水平。而考虑我们先前讨论的锆氧化物与水的反应，我们认为在锆异质结上沉积氧化铝时，湿法生长的薄膜性能只会比当前结果有所下降。由此我们认为，目前的干法生长能够满足本工作中后续制备锆空穴器件的需求。我们将所有击穿电压测试的结果合并展示在了图 3.4(d)中。需要注意的是，由于两批次击穿电压测试所生长的膜厚不同，因此在图中展示的是击穿电压除以实际膜厚（通过前面的 AFM 测量得出）得到的等效击穿电场强度。通过




图 3.2 变温生长氧化铝下的 AFM 测量结果

分别在 (a)-(c) 300 摄氏度, (d)-(f) 100 摄氏度生长时的 AFM 测量结果。其中 (a), (d) 的目标厚度为 6 nm, (b), (e) 的目标厚度为 30 nm, (c), (f) 的目标厚度为 50 nm。




图 3.3 AFM 测量的台阶高度

从 AFM 测量结果提取的台阶高度曲线, 每张图的生长参数与图 3.2 中一一对应。

表 3.1 变温生长氧化铝下的膜厚统计

生长温度	ALD 沉积循环数	目标生长厚度	实际生长厚度
300 摄氏度	60	6 nm	≈ 5 nm
	300	30 nm	≈ 20 nm
	500	50 nm	≈ 30 nm
100 摄氏度	60	6 nm	≈ 5.5 nm
	300	30 nm	≈ 27 nm
	500	50 nm	≈ 45 nm

我们对 ALD 沉积温度的优化，我们成功将氧化铝薄膜的击穿电场强度提高了约 40%，以满足在应变锗异质结上生长栅氧层的需求。

3.1.2 正式制备流程

在薄膜生长优化完成后，我们在应变锗异质结上制备了六端口 Hall-bar 场效应管（FET）用于研究界面态效应。如图 3.5 所示，我们使用的应变锗外延异质结的材料堆叠自下而上包含：硅衬底、锗虚拟衬底、硅锗合金缓变层、 $\text{Si}_{0.2}\text{Ge}_{0.8}$ 配比的硅锗合金、应变锗量子阱（厚度为 16 nm）、 $\text{Si}_{0.2}\text{Ge}_{0.8}$ 势垒层（厚度为 32 nm）、硅帽（cap）层，以及自然形成的硅氧化层。特别地，本工作中使用的这种应变锗衬底配置与先前工作中^[71,84]使用的堆叠结构相同，这是为了控制变量便于后续进行实验结果对比。

在应变锗异质结之上，我们首先利用反应离子束刻蚀（Reactive ion etching, RIE）在衬底表面形成特定形状的标记，用于在后续的制备步骤中为光刻提供定位（图中未显示）。接下来，我们通过离子注入技术向锗量子阱中的特定区域掺入硼元素作为 p 型掺杂，然后在 500 摄氏度的环境下对注入的样品进行快速热退火，以激活掺杂的硼元素，从而定义 FET 器件的源极和漏极区域（图 3.5 第一列）。在离子注入之后，我们接着进行关键的界面钝化步骤，也是本工作所重点研究的对象之一。界面钝化的处理包含漂洗和氧化两个部分。首先，我们将样品浸泡在 BOE 溶液（氢氟酸和氟化铵以一定体积比配置的混合液）中持续约 60 s，之后使用去离子水（Deionized water, DI）冲洗并用氮气烘干。这一步的目的是将衬底上自然形成的氧化层去除，暴露出下方的硅帽层。为了保证将其完全去除，我们还将 BOE 浸泡的工序额外重复一次。在 BOE 处理之后，我们立刻将样品转移进一个腔室中。该腔室能够提供 100 摄氏度恒温以及真空，同时也连接至一个臭氧发生器。在样品进入腔室后，我们启动臭氧发生器，使得样品处于一个富有臭氧的环境中。在此过程中，由于臭氧的强氧化性，样品表面将会被逐渐氧化，形成一层新的氧化层（图 3.5 第二列）。同时，由于新形成的氧化层会阻止臭氧与




图 3.4 氧化铝击穿电压提取汇总

(a) 100 摄氏度干法生长的第一片样品击穿电压统计结果。(b) 100 摄氏度干法生长的第二片样品击穿电压统计结果。(c) 采用 TMA + 水生长的薄膜击穿电压统计结果。(d) 所有测试片合并的击穿电场结果。其中橙色横线代表中位数位置，箱线图覆盖 5% 至 95% 范围，数据点代表超出此范围的异常值。




图 3.5 Hall-bar FET 器件制备流程

下方进行进一步反应，因此新氧化层的厚度较薄，约为 1.5 nm ^[71]。在表面钝化完成后，我们继续进行样品的制备。在同一个真空腔室内，我们使用 TMA + 臭氧以 ALD 方法沉积 30 nm 的氧化铝薄膜作为栅氧层（图 3.5 第三列）。之后，我们利用光刻-电子束蒸发镀膜-剥离的方式，在样品的特定区域上镀厚度约 120 nm 的铝，作为 FET 器件的栅极（图 3.5 第四列）。最后，我们还需在器件上制备源极和漏极。为了形成源漏区域，我们首先利用光刻和湿法刻蚀的方式，将离子注入区域上方的部分氧化铝薄膜去除。之后，在光刻定义的同样的窗口中，我们使用 BOE 溶液将此处氧化层也一并去除，然后立刻使用电子束蒸发镀膜-剥离的方式，在被刻蚀的区域内镀 120 nm 的铝，使得金属与半导体形成欧姆接触，作为 FET 器件的源极和漏极。制备完成的器件剖面图如图 3.6(a) 所示。制备完成的器件是一个六端口 Hall-bar 场效应管，整体结构如图 3.6(b) 所示。器件主要包含金属顶栅电极（黑色部分），以及在离子注入区域（紫色部分）以欧姆接触定义的金属源极和漏极（棕色部分）。其中，位于左右两端的电极在后续的实验中用于测量器件的源漏电流，而上下排布的四个端口用于在输运实验中测量横向电压。




图 3.6 Hall-bar 场效应管器件与测量电路

(a) 制备完成后的 Hall-bar FET 剖面图。(b) Hall-bar FET 器件结构，与阈值电压提取所使用的测量线路。

我们将 Hall-bar FET 器件通过引线键合方法封装至 PCB 板，并放入稀释制冷机中冷却至 $\approx 4.5 \text{ K}$ 的温度。之后，我们将器件依照图 3.6(b) 所示的电路与实验仪器进行连接准备测量。一台 DAC 直流源连接至器件的栅极，为器件提供栅极电压 V_g 。一台锁相放大器两端分别连接至器件的源极和漏极，在提供源漏激励 V_{ds} 的同时，测量流经源漏的电流 I_{ds} 。为了保护器件，我们额外在源极添加一个 $10 \text{ M}\Omega$ 的电阻，防止电路中出现过大的电流。对于增强型应变锗空穴器件而言，器件的工作区间在负栅压。因此，当栅极施加的电压小于器件的阈值电压 ($V_g < V_{th}$) 时，源漏之间形成导通沟道（此时我们称器件打开或 turn-on），在源漏激励的作用下，位于掺杂区域的空穴会被注入进未被掺杂的锗量子阱内，并在

此处形成二维空穴气。在实验上,此时可以通过锁相放大器测量到 I_{ds} 逐步增大的过程。在本章节的实验中,栅极施加的是 $-10\text{ V} \leq V_g \leq 0$ 的直流信号,源漏激励施加的是幅值为 1.0 V , 频率为 73.37 Hz 的正弦波。

3.2 循环扫描阈值电压实验

在本小节中,我们测量 Hall-bar FET 的阈值电压,以表征界面电荷对器件阈值电压的影响,进而提取出臭氧钝化后的界面缺陷密度。在器件冷却至 $\approx 4.5\text{ K}$ 后,此时氧化层处的缺陷还未被填充,因此我们首先测量在无界面态影响下的器件阈值电压。在测量时,我们将 V_g 从 0 扫描至 -0.5 V , 并测量 I_{ds} , 测量结果如图 3.7(a)所示。我们在约 -0.48 V 的 turn-on 处观察到了源漏电流的增大,因此我们将此处定义为无界面电荷时的器件阈值电压 $V_{th,0} = -0.48\text{ V}$ 。

接下来,我们逐步增大施加的栅极电压,考察随着界面缺陷逐渐被填充时阈值电压的变化^[70-71]。测量的完整流程如图 3.7(b)所示,该实验包含若干个测量周期组成循环,每个周期均有一个不同且绝对值递增的 V_{min} 值。当一个新的测量周期开始时,我们首先将 V_g 设置为 0 并保持 60 s , 以排空锗量子阱内部的空穴,初始化器件。之后,设定 $V_g = V_{min}$ 并保持 120 s 。这一步的目的是使器件在 V_{min} 下 turn-on, 在此过程中,一部分空穴会在异质结内部经过隧穿到达表面,并被界面缺陷所捕获。接下来,我们重新设置 $V_g = 0$, 并在 0 至 V_{min} 的范围内扫描栅压,记录源漏电流随栅压变化的曲线。这使我们能够获得在一部分空穴被界面缺陷捕获后,阈值电压所受到的影响。至此,一个测量周期完成。在下一个测量周期中,我们将设置绝对值更大的 V_{min} 作为栅压。此时异质结内部的电场强度将会比上一个周期中施加栅压时的电场强度更强,从而诱导器件重新 turn-on, 并使得二维空穴气重新发生隧穿与捕获的过程。重复以上过程,直到实验中设定的 V_{min} 的最大值。在本工作中, V_{min} 的取值范围为 $-9.0\text{ V} \leq V_{min} \leq -0.6\text{ V}$, 并以 0.2 V 为步进。在完整的阈值电压循环测量完成后,所有 $|V_{min}|$ 下合并的 $I_{ds} - V_g$ 曲线如图 3.7(c)所示。在每组曲线中,我们取测得最大电流的 20% 作为判据(图 3.7(c)中灰色水平虚线),并记录此时的 V_g , 称为在当前 V_{min} 下的阈值电压 V_{th} 。这使我们能够获得当 $|V_{min}|$ 逐渐变大时,器件阈值电压的变化。

为了更清晰观察阈值电压的变化,我们将图 3.7(c)中提取到的所有 V_{min} 下的阈值电压展示在图 3.7(d)的黑色折线中。从 $V_{th} - V_{min}$ 的关系可以看到,随着负栅压逐渐增大,阈值电压也随着发生负方向的显著漂移,但是这种漂移现象随着 $|V_{min}|$ 增大时逐渐变得不明显,并具有趋向饱和的规律。这意味着在大栅压下,界面态逐渐被完全填充,即使此时施加更负的栅压,有更多的空穴隧穿到界面处,未被填充的界面缺陷数目也远不足以支持空穴的捕获。为了定义“填充饱和”这




图 3.7 循环扫描阈值电压实验

(a) 无界面态影响时的器件 turn-on 曲线。(b) 完整的循环扫描实验的工作流程。(c) 合并的阈值电压漂移曲线测量结果。其中灰色虚线代表用于提取阈值电压的基准值。(d) 阈值电压及其斜率随 V_{min} 的变化。其中黑色折线代表阈值电压，红色数据点代表测量中出现的异常值。蓝色折线代表阈值电压的斜率。

一现象，我们额外计算了 V_{th} 的斜率随 V_{min} 的变化（图 3.7(d)中蓝色折线）。在计算斜率时，我们选取每个 V_{min} 处最近邻的五个 V_{th} 数据点，并进行线性拟合求得斜率。如果附近存在异常值（红色数据点），则跳过此值，并使用其余四个数据点进行拟合。之后，将斜率 = 0.15（图 3.7(d)中蓝色水平虚线）作为“填充饱和”的判据，并得到饱和时相对应的阈值电压 $V_{th,sat} = -4.84$ V @ $V_{min} = -7.6$ V。将此值与无界面态时的阈值电压相对比，并进行相减，可得：

$$\Delta V_{th} = V_{th,sat} - V_{th,0} = -4.36 \text{ V}. \quad (3.2)$$

该值的物理意义为：对于我们的 Hall-bar FET 样品，界面态效应的存在最多会引起器件的阈值电压发生 -4.36 V 的变化。之后，将 ΔV_{th} 代入 Li 等人在先前工作中所得到的低温应变锗电容模型^[71]，即可提取得到经过臭氧钝化后的界面态密

度:

$$p_{it}(O_3) = -\frac{C_{ox}\Delta V_{th}}{e} \approx 8.58 \times 10^{12} \text{ cm}^{-2}. \quad (3.3)$$

3.3 界面钝化结果与对比

将臭氧钝化后与未经处理的界面态密度进行对比可以看出, 经臭氧处理后的界面态密度相比于完全不做处理仅有微弱的降低, 这意味着臭氧处理的方法并不能很好地降低界面态密度, 如表 3.2 所示。在本工作中, 我们认为这可能是实验上的两种因素共同作用造成的: 第一, 根据仪器参数我们可以发现, 工业臭氧发生器并不能产生高纯的臭氧, 而是臭氧与氧气的混合气, 其中臭氧的占比约为 5% 至 10%^[130]。第二, 由于臭氧具有较活泼的化学性质, 当混合气从臭氧发生器通过管道进入反应室的过程中, 一部分臭氧在此过程中分解, 这更加降低了有效的臭氧浓度。两种因素共同作用, 导致在界面钝化的过程中, 不仅包含硅与臭氧的反应, 同时包含硅与氧气的反应, 最终导致氧化时表面产生的悬挂键过多, 无法生成高质量氧化层。这种现象在另一篇使用氢氟酸处理的工作中也有所报导, 其中作者认为氢氟酸处理后的样品也会形成表面的部分氧化, 反而增加界面的缺陷密度^[72]。在同一篇工作中, 作者还使用了氧等离子体钝化的方法, 并发现该方法可以显著降低缺陷密度^[72]。然而, 该工作并没有定量表征界面态密度, 因此难以和其他方法进行横向对比。而在另一个通过硝酸进行界面处理的工作^[71]中, 报导了可以将应变锗体系的总界面态密度降低一半以上的结果。这是因为在该工作的制备工艺中, Li 等人直接将样品置于沸腾的浓硝酸中进行处理。这种处理方式杜绝了环境中大气的影 响, 保证样品能够直接在强氧化剂中进行反应。

表 3.2 应变锗异质结上不同处理方式对比

处理方式	处理效果	阈值电压漂移 ΔV_{th}	界面态密度 p_{it}	数据来源
不做处理	(对照组)	-4.49 V	$8.83 \times 10^{12} \text{ cm}^{-2}$	[71]
硝酸钝化	显著	-2.03 V	$3.99 \times 10^{12} \text{ cm}^{-2}$	[71]
臭氧钝化	不明显	-4.36 V	$8.58 \times 10^{12} \text{ cm}^{-2}$	本工作
氢氟酸处理	起到反效果	无报导	无报导	[72]
等离子体钝化	显著	无报导	无报导	[72]
高温热氧化		不适用应变锗体系		[131-133]

在化学处理方法之外, 采用高温热氧化的方法形成高质量的表面氧化层是传统半导体领域中常用的方法。对于硅材料, 通常将晶圆放入 900 至 1200 度加

热的炉管内，之后向管内通纯氧，以在表面形成性能优异、高介电常数的氧化层。但现有研究表明，在应变锗体系中，高温热处理会破坏硅锗合金中的晶格应力，反而会对样品造成不可逆的损伤^[73,131-133]。因此，我们认为高温处理工艺在应变锗异质结上不适用，这也是现有应变锗上的钝化工作集中在化学处理，而不涉及高温加热的原因。我们在表 3.2 中总结了应变锗体系中目前的所有界面处理工作。结合现有工作，我们认为对于锗量子器件而言，Li 等人提出的浓硝酸钝化是目前能够最有效降低界面态密度的方法。这种方式能够满足应变锗材料的热预算需求，并且与应变锗空穴量子点的制备工艺兼容，可将总界面态密度减少至原先的约 45%^[71]。

3.4 本章小结

在本章节中，我们提出了使用臭氧的表面钝化工艺，并基于此工艺对应变锗异质结处理，然后制备了 Hall-bar FET 器件，在低温下通过阈值电压循环扫描实验表征了臭氧钝化对于抑制界面态密度的效果。我们的实验结果表明，臭氧钝化工艺并不能有效抑制界面缺陷，这可能是样品表面仍然没有完全氧化，从而残留了大量悬挂键造成的。与现有工作对比得出，目前浓硝酸钝化是应变锗体系最有效的界面处理方法。这一发现对于未来应变锗器件的优化具有一定的指导意义。

第4章 界面态填充的数值模拟

在上一章中，我们阐述了应变锗体系可能的界面处理方式，并在实验上进行了探索 and 对比。但与此同时，我们还希望在物理上对应变锗中的界面态机制取得更深入的了解。在本章节中，我们将结合载流子浓度测量与薛定谔-泊松方程，对应变锗异质结进行建模，并得出界面态随栅压逐步填充的定量过程。

4.1 准静态载流子密度测量

准静态载流子密度实验使用与前一章节中的 Hall-bar FET 样品（即臭氧钝化 FET）进行测量，但实验线路有所不同。本实验使用的线路如图 4.1(a)所示。与循环扫描阈值电压的电路（图 3.6(b)）相比，我们在线路上额外增加了一组测量横向电压 V_{xy} 的锁相放大器，并将其与测量 I_{ds} 的锁相放大器进行时钟同步。同时，我们在系统中启用了超导矢量磁体用于为 Hall-bar FET 施加面外磁场 B_y 。与前一章节中的测量相同，当我们在栅极上施加负电压时，器件 turn-on，在量子阱内部产生二维空穴并测得 I_{ds} 。与此同时，载流子在流经源漏的过程中将会受到面外磁场的作用感应出洛伦兹力，使得空穴在在与源漏电流、磁场方向均垂直的方向（即图 4.1(a)中的纵向）累积，并感应出霍尔电压（横向电压） V_{xy} 。

由于在上一章节的测量中，我们已经为器件施加了很大的负栅压，导致界面缺陷完全被填充，因此，在进行本小节的测量之前，我们首先将稀释制冷机恢复到室温。在此过程中，被界面缺陷囚禁的空穴获得足够的能量，使其能够从陷阱处释放，将 Hall-bar FET 重置到没有界面缺陷填充的状态。在此之后，我们重新将系统冷却至 ≈ 4.5 K 的温度并准备本章节的测量。完整的准静态载流子测量流程如图 4.1(b)所示。测量流程与前一章节相似，包含若干个由 V_{min} 决定的测量周期组成循环。在每个新的测量周期开始时，我们首先将栅压与磁场均设为 0 值（ $V_g = 0, B_y = 0$ ）以初始化器件。之后，我们将栅压设定为该循环中的 V_{min} 值，使器件 turn-on。在器件开启后，我们保持 $V_g = V_{min}$ 的电压约 24 000 s 并在此过程中记录源漏电流，得到源漏电流随时间变化的轨迹 $I_{ds}(t)$ 。在 24 000 s 内的测量结束后，电流趋于稳定，此时我们仍然保持 $V_g = V_{min}$ ，同时从 0 至 400 mT 扫描面外磁场 B_y ，并记录在不同磁场大小下的 V_{xy} ，这使我们能够获得横向电压随磁场的变化关系，即 $V_{xy}(B_y)$ 。将此关系通过以下方式进行拟合，即可提取出二维空穴气的空穴密度：

$$\rho_{xy} = \frac{B_y}{e p_{2DHG}} + c, \quad (4.1)$$

其中 e 是元电荷， $\rho_{xy} = V_{xy}/I_{ds}$ 是器件的横向电阻率， c 是一个小的偏移量，通




图 4.1 准静态载流子密度测量

(a) 测量中所使用的线路，除 V_{xy} 与 B_y 之外，其余设置均与图 3.6(b) 完全相同。(b) 完整的载流子密度测量流程。(c) 源漏电流 I_{ds} 在不同栅压下的稳定性测量结果。(d) 扫描面外磁场 B_y 测量横向电压 V_{xy} 的示例，这些结果随后用于提取载流子密度。(e) 在不同 V_{min} 下提取的二维空穴气密度 p_{2DHG} 。图中每个数据点均在图 4.1(c) 中的电流稳定后进行测量。

常由实验中的误差，或是在制冷机上安装测量样品时偏离磁场中心位置导致，对载流子浓度的提取没有实际影响。将（4.1）式应用在所有 V_{min} 下的 $V_{xy}(B_y)$ 测量数据中，可以获得在每个 V_{min} 下稳定后的空穴密度 p_{2DHG} 。

在前一章节的阈值电压循环扫描实验中，我们了解到：对于此样品，界面缺陷的存在至多会使器件的阈值电压漂移至 -4.84 V 附近（图 3.7(d)），因此，在本实验中，我们将 V_{min} 的最小取值低于此值，以完全将界面缺陷的影响考虑在内。具体而言， $V_{min} \in \{-0.5, -0.8, -1.4, -2.0, -2.5, -3.0, -3.5, -4.0, -4.5, -5.0, -5.2\}\text{ V}$ 。在这些 V_{min} 下测得的 $I_{ds}(t)$ 曲线如图 4.1(c) 所示。从图中曲线可以看到，在保持栅压的过程中，源漏电流均会经历一个长时间尺度内的衰减过程，并最终趋于稳定。这种电流的衰减本质上也是由界面缺陷引起的器件工作不稳定，在绪论中我们已经对其进行了说明，且该现象在 Li 等人的工作中也有所报导^[71]。在经过较长时间后，当前 V_{min} 下所有可能的界面缺陷被尽数填充，电流终将趋于一个定值并不再变化。我们在图 4.1(d) 中展示了几组扫描面外磁场测量横向电压的结果作为示例，并根据这些结果结合（4.1）式来提取此时的空穴密度，如图 4.1(e) 所示。在本实验中，我们认为 24000 s 足以稳定电流，并使系统进入一个准静态，因此我们将 24000 s 后提取到的 p_{2DHG} 作为能够反应当前 V_{min} 下锗量子阱最终状态的指标。图 4.1(e) 中的 $p_{2DHG} - V_{min}$ 数据点将在后续界面态理论计算中起到关键的作用。

4.2 界面态填充建模的数值方法

基于准静态的载流子测量结果，我们结合理论模型可以模拟得到界面电荷的完整填充过程。在本工作中，我们基于一维自洽薛定谔-泊松（Schrödinger-Poisson, S-P）方程发展了完整的界面态数值计算程序。

4.2.1 薛定谔-泊松方程理论

传统的自洽薛定谔-泊松方程是用于模拟量子器件的计算工具。这种方法将薛定谔方程与泊松方程相结合，能够求解较小尺寸下包含量子效应时器件的能带和载流子分布情况^[70,74,134-135]，在微纳器件和半导体量子器件的模拟中被广泛使用。S-P 方程包含两个方向互相耦合的薛定谔方程与泊松方程。其中，对于一维半导体异质结，不含时薛定谔方程可表示为：

$$-\frac{\hbar^2}{2} \frac{d}{dx} \left(\frac{1}{m^*(x)} \frac{d}{dx} \right) \psi(x) + V(x)\psi(x) = E\psi(x), \quad (4.2)$$

其中 $\hbar$ 为约化普朗克常数， V 为势能， m^* 为有效质量，为薛定谔方程的输入项。而 E 与 ψ 分别为我们要求解的本征能量与波函数。特别地，对于半导体异质结而言，导带（价带）天然定义了电子（空穴）存在的能级，因此对于电

子（空穴）型器件，可以认为势能等价于导带（价带）边缘，即 $V(x) = E_c(x)$ 或 $V(x) = E_v(x)$ 。一维泊松方程为：

$$\frac{d}{dx} \left(\epsilon_r(x) \frac{d}{dx} \right) \phi(x) = -\frac{e}{\epsilon_0} p(x), \quad (4.3)$$

其中 e 为元电荷量， ϵ_r 为相对介电常数， ϕ 为静电势， p 为空穴在空间上的电荷分布，也称为空间电荷密度（单位： $\text{C} \cdot \text{m}^{-3}$ ）。特别地，本工作使用的应变锗异质结沟道采用的是无掺杂生长工艺，因此在（4.3）式等号右侧我们不考虑杂质电离所带来的影响^[71,74,84]。为了实现自洽求解，我们需要将两式在两个方向上进行耦合，这包含（4.2） $\Rightarrow$ （4.3）以及（4.3） $\Rightarrow$ （4.2）两个不同的过程。首先，静电势 ϕ 与势能 V 之间的转换为：

$$V(x) = -e\phi(x) + \Delta E_v(x), \quad (4.4)$$

其中 ΔE_v 描述的是异质结中的价带偏移，通常由组成异质结的材料性质决定。另一方面，波函数 ψ 与空穴密度 p 之间的转换为：

$$p(x) = \sum_{i=1}^m \psi_i^*(x) \psi_i(x) p_i(x), \quad (4.5)$$

其中，需对薛定谔方程求解得到的所有 m 个束缚态下每个子带（subband）中的载流子占据情况 p_i 进行求和。每个子带下的载流子分布的表达式为：

$$p_i(x) = \frac{m^*(x)}{\pi \hbar^2} \int_{-\infty}^{E_i} \frac{1}{1 + e^{(E_F - E)/k_B T}} dE, \quad (4.6)$$

其中 E_i 为薛定谔方程中求解得到的第 i 个本征态能量， E_F 为费米能级。

以上描述的是求解 S-P 方程时所需的理论表达式。在实际计算时，需对一维异质结网格划分，并根据网格将解析表达式进行离散化处理，转换为数值模拟中可用的形式。假设一维异质结能够被划分为间距为 Δx 的等间距网格，则薛定谔方程的离散化形式可表示为：

$$-\frac{\hbar^2}{2} \frac{1}{\Delta x} \left(\frac{\psi_{i+1} - \psi_i}{m_{i+1/2}^* \Delta x} - \frac{\psi_i - \psi_{-1}}{m_{i-1/2}^* \Delta x} \right) + V_i \psi_i = \lambda \psi_i, \quad (4.7)$$

其中， i 为一维网格上的指标， $m_{i\pm 1/2}^*$ 为中点有效质量，通过点 i 与点 $i \pm 1$ 处的有效质量平均值求得。对于一维网格上的任意一点，（4.7）式均成立，因此，从一维网格的整体来看，不含时薛定谔方程可以被等效为一个矩阵乘法：

$$A\psi = \lambda\psi, \quad (4.8)$$

其中, A 是一个三对角矩阵, 它的矩阵元形式写作:

$$A_{ij} = \begin{cases} -\frac{\hbar^2}{2} \frac{1}{\Delta x^2} \frac{1}{m_{i+1/2}^*}, & \text{if } j = i + 1, \\ -\frac{\hbar^2}{2} \frac{1}{\Delta x^2} \frac{1}{m_{i-1/2}^*}, & \text{if } j = i - 1, \\ -A_{i,i+1} - A_{i,i-1} + V_i, & \text{if } j = i, \\ 0, & \text{otherwise.} \end{cases} \quad (4.9)$$

结合 (4.8) (4.9) 式可以看出, 在离散化之后, 不含时薛定谔方程可简化为一个求解特征值问题。其中 A 中矩阵元个数取决于网格间距 Δx 。有限差分网格划分越细密, 则 Δx 越小, A 的维数越多, 求解耗时越长, 同时计算精度越高。

对于一维泊松方程, 尽管我们可以采用与薛定谔方程同样的方法对其进行离散化处理, 然而, 在实际计算中, 我们观察到这种方法在某些条件下难以较好收敛, 因此我们将采用牛顿法完成泊松方程的数值求解 (此部分将在下一小节进行说明)。

完整的薛定谔-泊松自洽求解过程可由以下过程描述: 首先给定一个初始 $V(x)$ 作为势能的尝试值, 并定义边界条件 (栅极电压、波函数连续等), 然后代入 (4.2) 求解本征能级和波函数, 再通过 (4.5) (4.6) 求解当前本征能量下的载流子分布 $p(x)$ 。之后通过 (4.3) 计算静电势, 再借由 (4.4) 得到一轮循环后更新的势能 $V(x)$ 。重复以上过程, 若迭代次数足够多, 可以观察到在每轮更新中 $V(x)$ 的变化逐渐减小。当 $V(x)$ 的变化小于某一设定的判据时, 则认为计算收敛, 此时求解器得到的是较为精确的势能 $V(x)$ 和载流子密度分布 $p(x)$ 。特别地, 对于本工作中研究的应变锗体系, 有 $V(x) \equiv E_v(x)$, 即最终求解得到的是在特定边界条件下的价带结构。

4.2.2 自洽薛定谔-泊松求解器优化

在本工作中, 对 S-P 求解器的优化主要着重于提高计算精度。在数值求解泊松方程时, 我们采用牛顿法 (Newton's method) 进行处理。假设在第 k 轮 S-P 迭代中, 我们已知的静电势可表示为 $\phi^{(k)}$ 。那么在此时, 对于一维泊松方程, 则有:

$$\frac{d}{dx} \left(\epsilon_r(x) \frac{d}{dx} \right) \phi^{(k)}(x) = -\frac{e}{\epsilon_0} p[\phi^{(k)}](x). \quad (4.10)$$

特别地, 我们将空穴密度表示为 $p[\phi^{(k)}](x)$ 的形式, 以表明空穴密度不仅与一维网格上的位置有关, 同时也受到静电势的影响。(4.10) 式左侧可以看作对静电势的二阶导数, 即 $\phi^{(k)}$ 的拉普拉斯算子, 而 (4.10) 式右侧代表的是基于该 $\phi^{(k)}$ 所计算得到的空穴密度, 即拉普拉斯算子“应该等于的值”。将 (4.10) 式等号两侧做差可得:

$$R^{(k)}(x) = \frac{d}{dx} \left(\epsilon_r(x) \frac{d}{dx} \right) \phi^{(k)}(x) + \frac{e}{\epsilon_0} p[\phi^{(k)}](x). \quad (4.11)$$

其中 $R^{(k)}(x)$ 称为残差 (residual)。残差描述的是使用当前已知的 $\phi^{(k)}$ 进行计算时, 距离满足一维泊松方程完全成立的差距。因此, 若对于一维网格上的任意位置, 均有 $R^{(k)}(x) = 0$, 则可认为 S-P 求解收敛。利用此残差项, 我们可以构造出在第 k 轮 S-P 迭代时对 $\phi^{(k)}$ 的修正值:

$$J(\phi^{(k)}) \Delta \phi^{(k)}(x) = -R^{(k)}(x), \quad (4.12)$$

其中 $J(\phi^{(k)}) = \partial R / \partial \phi$ 为雅可比矩阵, 由于静电势与残差均为已知项, 因此 $J(\phi^{(k)})$ 可以直接在数值上构造。基于此修正项, 我们可以更新静电势, 并得到将在第 $(k+1)$ 轮 S-P 迭代中所使用的新的静电势:

$$\phi^{(k+1)}(x) = \phi^{(k)}(x) + \alpha \Delta \phi^{(k)}(x), \quad (4.13)$$

其中 $0 < \alpha \leq 1$ 为额外引入的阻尼系数, 用于在更新静电势时防止更新步长过大, 从而增加计算时的稳定性并辅助收敛。

从以上计算过程中可以看到, 在利用牛顿法进行计算时, 我们并没有显式地根据 (4.3) 式来计算泊松方程, 取而代之的是利用 (4.11) 来构造残差并直接计算出在每轮迭代的过程中需要变化的 $\Delta \phi^{(k)}(x)$ 。比起其他迭代方法, 我们发现牛顿法能够收敛更快, 并且在极端条件下 (例如较大的栅压) 也能够保持计算的稳定性。我们在图 4.2 中展示并对比了使用不同迭代方法时求解器的收敛情况。图中的横轴代表求解器迭代的循环数, 纵轴代表用于判断收敛的物理量。在本工作中, 求解器收敛的定义如下:

$$conv = \max |V^{(k)} - V^{(k-1)}|, \quad (4.14)$$

这描述的是在一轮迭代后, 势阱能量 (价带) 与上一轮相比的波动的最大值。我们选取了数值计算中常用的另外两种方法, Stern 方法和 Anderson 方法进行对比。与牛顿法不同, 这两种方法在计算泊松方程时需要显式求解微分方程并进行循环迭代。Stern 方法在迭代的过程中使用上一轮迭代的数据, 并与本轮计算结果进行对比, 从而构造一个自适应大小的阻尼系数 α ^[136]。而 Anderson 方法将迭代过程等价为一个线性最小二乘问题, 利用前几次迭代的计算结果构建线性组合, 可以从线性组合中给出下一轮迭代的值^[137]。

在本工作中, 我们取 $conv < 10 \mu\text{eV}$ 作为计算收敛的判据, 这种较为严格的收敛判据也有助于提高我们 S-P 求解器的准确度。从图 4.2(a) 至 4.2(c) 的对比可以看到, 当设定边界条件 $V_g = -0.5 \text{ V}$ 时 (对应器件略微 turn-on 的工作区间), 我们发现 Stern 方法和牛顿法可以很快满足收敛判据。Anderson 方法虽然有收敛的趋势, 但速度较慢, 未能满足收敛判据。当边界条件为 $V_g = -0.75 \text{ V}$ 时, 情况则有所变化。此时等价于将器件置于了 turn-on 非常强的区间, 异质结内部所感受到的电场较大, S-P 迭代包含较强的非线性, 容易导致求解不稳定。(一个较为直观的理解是, 在一个开口较缓的抛物线中, 每次在横轴上前进一小步, 在足




图 4.2 求解器迭代方法对比

(a)-(c) 边界条件 $V_g = -0.5 \text{ V}$ 时的求解器随迭代次数收敛情况。(d)-(f) 边界条件 $V_g = -0.75 \text{ V}$ 时的求解器随迭代次数收敛情况。其中 (a), (d) 采用 Stern 方法迭代, (b), (e) 采用 Anderson 方法迭代, (c), (f) 采用 Newton 方法迭代。

够多的次数后, 有很大的概率能够抵达抛物线的极值附近。但在一个开口较陡的抛物线中, 即使前进一小步也有很大的概率错过极值的位置。这两种情况分别对应弱栅压和强栅压下的求解。) 在这种情况下, 如图 4.2(d)至 4.2(f)所示, 我们观察到 Stern 与 Anderson 方法均展现出了振荡现象并无法收敛, 这是求解不稳定的有力证据。但牛顿法仍然可以在数十次的循环后收敛到我们设定的 $conv < 10 \mu\text{eV}$ 判据。这意味着使用牛顿法能够在较小的循环数中达到收敛要求, 并且在大栅压时也能保证计算的稳定性。

除了通过牛顿法来辅助计算收敛之外, 我们在计算时还尽可能地代入了文献中已经报导的硅锗材料参数, 这包括能带偏移、有效质量、量子阱厚度等。这些参数的提取直接基于实验表征或仪器测量结果, 能够帮助我们提高 S-P 计算的可靠性。对于文献中没有精确报导的数值 (如介电常数), 我们则使用硅与锗的材料参数并按照合金比进行线性插值得到。除此之外, 我们在求解的过程中还定义了较为精细的一维网格 ($\Delta x = 0.05 \text{ nm}$), 这也有助于提高 S-P 求解时的精度。表 4.1中总结了薛定谔-泊松求解时所使用到的所有关键参数。

使用以上方法优化后的 S-P 求解器, 能够较快进行收敛, 并且具有较高的计算准确度。图 4.3(a)展示了以 $V_g = -0.5 \text{ V}$ 为示例时的求解器计算结果, 图中观察到量子阱中部分价带跨过了费米能级, 并且空穴波函数集中在锗量子阱内的

表 4.1 应变锗异质结薛定谔-泊松求解时采用的关键参数

参数	描述	值	数据来源
ΔE_V	Ge 与 $\text{Si}_{0.2}\text{Ge}_{0.8}$ 的价带偏移	114 meV	[70, 138]
m_{Ge}^*	锗中空穴有效质量	$0.0728m_0$	[84]
t_{SiO_x}	界面氧化层厚度	1.5 nm	[71]
t_{SiGe}	硅锗势垒层厚度	32 nm	[84]
t_{Ge}	锗量子阱层厚度	16 nm	[84]
ϵ_{SiGe}	硅锗合金介电常数	15.34	线性插值
Δx	一维网格分辨率	0.05 nm	无
α	阻尼系数	[0.0001, 0.8]	无

现象，这说明了求解器能够正确模拟出二维空穴气的形成过程。另外，我们还改变栅极电压观察了模拟的空穴密度结果。如图 4.3(b)所示，在 $V_g = -0.49 \text{ V}$ 时观察到了空穴密度增加的转变点，这与图 3.7(a)中 $V_{th} = -0.48 \text{ V}$ 的阈值电压测量结果极为接近。尽管 S-P 求解器无法从理论中求得实验中的源漏电流值，但两图中相似的电压转变点仍然能够从侧面证明我们构造的 S-P 求解器能够以较高精度模拟应变锗量子阱的相关性质。




图 4.3 薛定谔-泊松求解结果示例

(a) 求解收敛后的锗量子阱价带结构（灰色虚线）以及空穴波函数（蓝色阴影部分），红色虚线表示费米能级 E_F 。(b) 求解器模拟的空穴密度随栅极电压的变化。

4.2.3 逆向薛定谔-泊松方程提取界面态密度

以上方法能够使我们获得给定栅压下的价带结构与空穴分布，但传统的 S-P 求解过程仅考察量子阱部分，并未将界面态的影响考虑在内。在本工作中，为了

将界面被界面缺陷捕获的空穴纳入考虑，我们在计算时对一维网格进行了扩充，使其包含如图 3.6(a)所示的完整的 $\text{AlO}_x/\text{SiO}_x/\text{Si}_{0.2}\text{Ge}_{0.8}/\text{sGe}/\text{Si}_{0.2}\text{Ge}_{0.8}$ 堆叠结构。其中，界面处被填充的电荷数量为 p_{it} （单位： cm^{-2} ）位于 SiO_x 层中，计算时当作泊松方程中的固定电荷处理。即在（4.3）式中，电荷分布实际包含两个部分：

$$p_{total}(x) = p_{it}(x) + p_{hole}(x). \quad (4.15)$$

但在求解薛定谔方程时，我们仍然只考虑锗异质结内部，计算时仅包含 $\text{Si}_{0.2}\text{Ge}_{0.8}/\text{sGe}/\text{Si}_{0.2}\text{Ge}_{0.8}$ 部分。这能够避免我们考虑例如有效质量等在氧化铝、氧化硅材料中不可用的材料参数。

另一方面，收敛后的 S-P 求解器给出的电荷是空穴的空间电荷分布（单位： $\text{C} \cdot \text{m}^{-3}$ ）。为了将量纲与实验中提取到的载流子密度（单位： cm^{-2} 或 m^{-2} ）相符合，我们还需额外计算：

$$p_{2DHG,th} = \frac{1}{e} \int_{x_1}^{x_2} p_{hole}(x) dx, \quad (4.16)$$

其中 x_1 与 x_2 分别为一维网格上锗量子阱的起止位置， $p_{2DHG,th}$ 即为通过 S-P 求解器得到的二维空穴气密度的理论值。

总的而言，从以上描述中可以得出，自洽薛定谔-泊松方程的求解过程可以等价为一个映射：

$$(p_{2DHG,th}, E_v(x)) = F(V_g, p_{it}), \quad (4.17)$$

其中，栅压 V_g 为实验中施加的已知值， $p_{2DHG,th}$ 为理论计算的空穴密度结果，而界面态密度 p_{it} 是未知值。不难看出，求解 p_{it} 需对 S-P 方程进行逆向计算，但这对于一个包含多次迭代的数值求解器而言显然是不现实的。因此，这里我们将 p_{it} 的求解简化为一个求根问题（root-finding problem）。对于图 4.1(e)中的每个数据点，我们给定此时的 V_g ，并尝试不同的 p_{it} 值以求得 $p_{2DHG,th}$ ，之后与实验中测得的二维空穴气密度 $p_{2DHG,exp}$ 进行比较。在实际计算中，为了提高稳定性，我们为两者的比较设定了一个范围：

$$0.99 \leq \frac{p_{2DHG,th}}{p_{2DHG,exp}} \leq 1.01, \quad (4.18)$$

当理论值位于此范围内时，我们认为此时的 p_{it} 值为当前栅压下已被填充的界面态密度，并结束计算。在此计算的过程中，以何种策略搜索不同的 p_{it} 值将对计算产生巨大影响，采用更好的搜索方法将会降低该计算所调用 S-P 迭代求解器的次数，从而显著提高计算效率。在本工作中，我们使用布伦特方法（Brent's method）^[139-140] 进行搜索。这种方法结合了二分法、割线法和逆二次插值法，能够大大加速求根问题的计算。

在采用以上方法辅助收敛之外，我们还进行了参数的敏感性分析，从而验证（4.17）式的映射对于每一个 (V_g, p_{it}) 的组合来说是唯一的。具体而言，我们在

计算时固定 V_g ，并扫描 p_{it} 作为输入，在 S-P 方程中计算得到的理论 $p_{2DHG,th}$ 值。从图 4.4 中的参数扫描结果可以看出，在本工作所研究的空穴密度范围内（对应图 4.1(e) 中约 $3 \times 10^{11} \text{ cm}^{-2}$ 量级）， p_{it} 与 $p_{2DHG,th}$ 的对应基本满足映射的唯一性。而在一个小区间（图中红色曲线部分）内，我们发现一个 $p_{2DHG,th}$ 的值会对应着多个 p_{it} 的解。我们将该现象的发生归因于数值计算时所产生的误差。而需要注意的是，图中红色部分的曲线对应的 p_{it} 范围变化大约在 $3 \times 10^{10} \text{ cm}^{-2}$ ，与此处计算中得出的 10^{12} cm^{-2} 量级的 p_{it} 大小相比可忽略不计，因此我们认为此处的波动对接下来逆向 S-P 方程提取界面电荷密度的计算没有影响。




图 4.4 逆向 S-P 计算敏感性分析

4.3 界面态填充过程分析

以上描述的根据 $p_{2DHG,th}$ 反推界面态密度的计算可以总结为如图 4.5(a) 所示的流程。我们将该流程应用在图 4.1(e) 中所有的数据点上，即可求得在每个栅压下被阶段性填充的缺陷密度的值，如图 4.5(b) 所示。图中的蓝色折线展示了随着 $|V_g|$ 逐渐增大时界面电荷密度 p_{it} 增加的过程。另外，将相邻的 p_{it} 数据点做差，还可以得到在每个栅压区间内的被填充的界面缺陷的数量（灰色直方图）。从计算结果中我们发现，被填充的界面缺陷的密度与栅压满足一个近似线性的关系，这一点从 Pearson R 值检验中也可以发现：

$$\rho_{XY} = \frac{\text{cov}(X, Y)}{\sigma_X \sigma_Y} = -0.9998, \quad (4.19)$$

其中 $\text{cov}(X, Y)$ 为 X 与 Y 数据的协方差， σ_X, σ_Y 分别为 X 与 Y 的标准差。利用累积 p_{it} 与 V_g 计算出的 R 值为 -0.9998，其绝对值与 1 极为接近。在第二章的介绍中我们提到，在传统半导体的界面态表征中，界面缺陷通常被等效为一个电容处理，对于电容而言它的电压-电荷关系理应是线性的，这一规律与我们理论计

算得到的 V_g 与 p_{it} 线性关系高度符合。而不同的是，经典半导体的界面态测量所考察的是等效电容在完整充放电循环中的响应，而我们则能够从理论上计算出电容在一次充电的过程中电荷变化的中间值。这种通过逆向薛定谔-泊松方程提取界面缺陷密度，并得到应变锗体系中界面态填充的中间值的方法，在国际上为首次进行尝试。




图 4.5 界面电荷填充模拟

(a) 通过 S-P 求解器反推界面电荷密度的计算流程。(b) 完整的界面态密度随栅极电压的变化，其中 Pearson R 值通过栅压 V_g 与累积 p_{it} 求得。

4.4 数值模拟的延伸与讨论

4.4.1 界面态定量分析的推广

在前一小节中，我们结合输运测量实验与数值模拟成功对应应变锗体系的界面电荷的低温填充过程进行了建模。我们意识到，这种界面态密度的定量分析方法具有一定的扩展潜力。这种方法从实验上和理论上均具有可行性。在实验上，我们所使用的 Hall-bar 场效应管在半导体异质结上易于制备，在工艺上不存在高难度步骤，我们提出的准静态载流子密度测量的流程（图 4.1(b)）也较为简单，仅需要低温测量环境以及小规模测量仪器。而在理论上，我们使用的计算方法则基于自洽薛定谔-泊松方程构建。计算过程中所需的输入参数包括载流子密度、有效质量、能带偏移等。其中载流子密度在准静态测量中已知，而其余材料参数则可以在已有文献中获取。本章节的实验结果已经验证了该方法能够在应变锗异质结中成功开展，而在其它基于半导体量子阱的系统中，例如应变硅以及砷化镓异质结，我们认为该定量分析方法具有扩展潜力，可以对其它系统中的界面态效应进行研究，并考察在不同材料体系中界面态对器件工作的影响。然而，该方法在其他体系中的实际应用仍然需要未来开展实验进行进一步的验证。

4.4.2 薛定谔-泊松求解的局限性

尽管我们提出的理论框架能够对界面态填充过程进行建模，但这种方法仍然具有一定的局限性，并不能完整描述界面缺陷带来的所有影响。这是因为我们基于 S-P 求解的计算重点关注的是量子阱的能带结构与载流子波函数的分布，无法深入了解更为微观的现象，也无法从异质结整体为角度来研究界面态效应。

首先，薛定谔方程求解出的波函数是空穴在 Ge/SiGe 量子阱内占据的统计概率，它们的叠加能够使我们在理论上计算得到二维空穴气的密度。而这种二维空穴气实际上是大量空穴在量子阱内部共同作用的结果，在某种意义上应被称作介观（mesoscopic）现象，并不能完整描述量子尺度下空穴的性质。而空穴自旋比特器件为了实现在势阱内对空穴的填充进行单独操控，尺寸通常在十纳米至百纳米量级^[34,43,45-46,55,70,141]。在纳米量级下，我们无法再从整体上对系统进行建模，这是因为随机分布在氧化层中的缺陷可以被看作二能级涨落子（Two-level fluctuator, TLF），有概率与附近的空穴比特进行相互作用^[61,81-82]。取决于陷阱的密度、与空穴的距离等多种因素，每个空穴在微观下所感受到的噪声水平均有所不同。而场效应管尺寸限制使得我们无法从微观上研究缺陷对每个空穴的影响，我们的实验只能从整体上反映界面态对器件工作电压的变化。未来需要通过更小尺寸的量子点建模以及第一性原理计算的方式^[83,142]对空穴比特在缺陷的影响下的性质进行研究。

其次，在对界面态进行逆向 S-P 求解时，我们将界面缺陷抽象为存在于 SiO_x 层中的固定电荷。但在实际情况中，界面缺陷不仅存在于半导体与硅氧化层的交界处，也存在于硅氧化层与栅氧（氧化铝）层的交界处。已有研究表明，栅氧层生长的不完美的氧化铝中将存在铝的悬挂键，这些悬挂键也可以吸收自由移动的载流子，从而形成类似于硅氧化层中的界面缺陷^[143-145]。但在我们的实验中，准静态载流子测量反映的是界面电荷从整体上对源漏电流和二维空穴气的影响，我们并不能在微观上区分这些影响具体来自于硅氧化层缺陷还是栅氧层缺陷。为了研究不同种类的缺陷对总的界面态密度的贡献，未来需要结合材料表征方法进行测量。例如 X 射线光电子能谱（X-ray photoelectron spectroscopy, XPS）或 X 射线衍射分析（X-ray diffraction analysis, XRD）等方法可以从化学成分和成键角度分析表面氧化层的组成部分，从而使我们发现并了解不同种类的界面缺陷。

4.5 本章小结

在本章节中，我们对应变锗场效应管器件进行了准静态载流子密度实验，测量了在每个栅压下稳定后的空穴密度。将这些值应用于我们提出的逆向薛定谔-

泊松方法中，我们在理论上反推出了在每个电压下被填充的缺陷密度，从而给出了低温条件下较为清晰的界面态填充的过程。我们的理论计算结果表明界面态低温下的填充与标准界面缺陷所等效的电容模型高度符合。同时，基于本章节的研究，我们还推广出了一个通用建模方法。这种方法结合输运测量和数值模拟，可以在任何基于半导体量子阱的体系中对界面态填充过程进行定量分析，有助于使我们建立界面态效应更深入的了解。

第 5 章 界面缺陷捕获的隧穿机制分析

在前一章节中，我们借助数值计算方法模拟了界面态在低温下随栅压的动态填充过程，同时提出了普遍适用于半导体量子阱体系的界面缺陷建模方法。而在界面态效应当中，在氧化层界面形成固定电荷实际上是空穴被缺陷捕获的结果，而不是还有另一个物理机制与界面缺陷捕获空穴的过程息息相关——隧穿。这是因为界面缺陷在被空穴填充之前，空穴需要先通过异质结隧穿过程从量子阱内部跨越势垒材料，才能到达半导体与氧化层的界面处。在此过程中，可能有若干种不同的隧穿机制共同参与。在本章节中，我们将对每种隧穿机制分别进行分析，并对不同隧穿机制起到的作用进行量化。这有助于我们深入了解低温下界面态的形成过程，为界面电荷的捕获建立起更为清晰的物理图像。

5.1 异质结隧穿机制

对于本工作讨论的应变锗量子阱而言，我们考虑三种能够使空穴到达表面的隧穿机制：直接隧穿、Fowler-Nordheim 隧穿（F-N 隧穿）和陷阱辅助隧穿（Trap-assisted tunneling, TAT）^[64,104,146]，如图 5.1 所示。直接隧穿指的是位于量子阱内部的自由空穴通过量子隧穿直接跨过整个势垒层并到达表面的过程，由于这种隧穿机制不依赖于任何其它限制，因此直接隧穿在任何包含有势垒的量子阱结构中都会发生。而当我们逐渐向锗量子阱施加负栅压时，量子阱内部感受到的电场也逐渐增大。此时价带弯曲逐渐强烈，在硅锗合金与锗之间将会形成三角形的势垒。我们将量子阱中的空穴通过该三角势垒隧穿的过程称为 F-N 隧穿。从 F-N 隧穿的机制可见，该机制的发生依赖于较强的电场，因此施加栅压是 F-N 隧穿发生的必要条件，且 F-N 隧穿强度随着栅压（电场）的增大而增大。

陷阱辅助隧穿指的是量子阱内的空穴借助势垒层禁带中的缺陷能级实现隧穿运输的过程。这种现象在经典半导体领域中已有广泛研究，通常导致发光二极管器件产生暗电流^[147]，以及在部分工作区间下被认为是经典场效应管中泄露电流的来源^[148]。由图 5.1 中的 TAT 过程可见，该机制需要空穴通过陷阱进行向界面方向连续跳跃最终到达表面，所以与直接隧穿和 F-N 隧穿的单步过程不同，TAT 是一个多级过程，因此材料中发生 TAT 的前提是势垒中分布着大量的陷阱能够作为隧穿的中间态。而对于应变锗体系，我们在第一章中已经介绍了锗异质结中存在着大量的位错和滑移。我们知道位错滑移现象通常贯穿异质结整体，即这种缺陷普遍存在于从衬底到表面的任意深度中。通过现有的材料表征工作可知，Ge/SiGe 异质结中基于位错产生的缺陷密度一般可达 1×10^6 至

$1 \times 10^8 \text{ cm}^{-2}$ [35,62,149-150]。我们认为此量级的缺陷密度能够支持陷阱辅助隧穿过程，从而使得空穴通过 SiGe 中的位错缺陷逐级进行隧穿并到达半导体-氧化层界面，并最终被界面缺陷捕获。以隧穿过程中载流子是否发生能量变化为区分，TAT 又分为弹性隧穿（elastic tunneling）与非弹性隧穿（inelastic tunneling）过程 [104]。在弹性隧穿中，载流子始终与相同能级的禁带陷阱结合发生隧穿，不发生能量变化；在非弹性隧穿中，载流子将会与相近能级的禁带陷阱结合，在此过程中涉及到载流子吸收和释放能量的过程。在本工作所讨论的低温锗异质结系统中，我们假设背景温度无法支持载流子吸收足够的能量，因此只考虑弹性陷阱辅助隧穿所造成的影响。在下一小节中，我们将结合理论计算，对这三种机制进行定量考察，具体区分它们在界面态捕获过程中所起到的作用。




图 5.1 应变锗异质结中隧穿机制示意图

特别地，在隧穿机制之外，半导体中还存在着一种热发射机制也会导致载流子到达表面。热发射指的是当系统温度足够高时，空穴从系统背景中获得的能量大于势垒能量，从而使得被激发的空穴跨越势垒的过程。通常而言，热发射机制能够与隧穿机制同时存在，但在应变锗异质结场效应管和半导体自旋比特的的工作温度区间内（毫开尔文至开尔文量级），空穴从背景温度中能吸收到的能量较小。例如，在前一章节的实验环境中，稀释制冷机的温度被设定为 4.5 K，此时空穴能获得的能量约为 $E = k_B T = 6.21 \times 10^{-23} \text{ J} = 3.88 \times 10^{-4} \text{ eV}$ ，而锗量子阱中锗与硅锗合金价带偏移形成的势垒高度约为 0.114 eV [70,138]，相比而言空穴获得的能量可忽略不计。因此，在本章节的讨论中，我们认为热发射机制不参与界面态捕获过程，仅讨论隧穿机制对界面态填充的贡献。

5.2 隧穿电流密度定量计算

5.2.1 直接隧穿

在 Wentzel-Kramers-Brillouin (WKB) 近似下, 直接隧穿的电流密度可通过以下方法计算^[104,151]:

$$J_{direct} = A \exp\left(-\frac{2t\sqrt{2m^*\phi_B}}{\hbar}\right), \quad (5.1)$$

其中 t 为势垒层厚度, m^* 为势垒层中空穴有效质量, ϕ_B 为势垒高度, A 是一个与势垒材料以及外加电场有关的量。在这些参数中, 势垒层厚度与有效质量可以直接获得。势垒高度和外加电场虽然无法从材料参数中取得, 但可以借助本工作中的自洽薛定谔-泊松求解器导出。具体而言, 当 S-P 求解器收敛得到自洽的价带结果后, 能带弯曲下的锗与硅锗合金的价带能量差即为势垒高度 ϕ_B , 如图 5.1 所示。而异质结内部电场强度的计算方法为:

$$E(x) = \left| \frac{1}{e} \frac{dE_v(x)}{dx} \right|, \quad (5.2)$$

其中 e 为元电荷, $E_v(x)$ 为 (4.17) 中求解器得出的价带能量值。此时得到的 $E(x)$ 为沿着一维网格上的电场强度分布。在隧穿电流的计算时, 我们取 $E(x)$ 在 SiGe 层中的均值作为计算中使用的电场强度。

为了定量分析直接隧穿在界面态填充过程中所起到的作用, 我们基于前一章节中的载流子实验数据 (图 4.1(e)) 以及界面态填充的计算结果 (图 4.5(b)) 进行隧穿电流密度的分析。具体而言, 对于图 4.5(b) 中的每个数据点, 我们已经在上一章节中通过 S-P 方程得到了在每个栅压下确定的价带结构 $E_v(x)$ 。我们首先从价带能量中提取势垒高度和电场强度, 然后代入 (5.1), 最终得到在每个栅压 V_g 下的直接隧穿电流密度 J_{direct} 。如图 5.2 所示, 在实验中所施加的栅压区间内, 直接隧穿的电流密度始终维持在一个很小的值, 即使在负栅压较大时电流密度有所增长, 也始终维持在 10^{-30} A/m^2 的量级, 总体可忽略不计。这是因为 (5.1) 式表明 J_{direct} 与势垒层厚度呈指数衰减的关系, 在本工作所使用的硅锗异质结中, 32 nm 厚度的势垒层能够显著抑制直接隧穿过程。因此, 在应变锗体系中, 直接隧穿在任何电压下均不是导致界面态捕获的主导因素。

5.2.2 F-N 隧穿

F-N 隧穿机制的电流密度可通过 Fowler-Nordheim 公式近似计算, 具体形式为^[104,151-152]:

$$J_{FN} = \frac{e^3 E^2}{8\pi\hbar\phi_B} \exp\left(\frac{8\pi\sqrt{2m^*\phi_B}}{3ehE}\right), \quad (5.3)$$




图 5.2 直接隧穿电流密度随栅压的变化

数据点表示通过实验结果得到的电流密度，曲线表示相邻数据点之间电流密度的理论计算结果。

其中 e 为元电荷， E 为电场强度， m^* 为势垒层中空穴有效质量， ϕ_B 为势垒高度。由 (5.3) 与 (5.1) 对比可知，直接隧穿与 F-N 隧穿计算电流密度时，需要的关键参数均为势垒高度与电场强度。因此，在计算 F-N 隧穿电流密度时，我们采用与前一小节相同的流程进行计算，即从 S-P 求解器结果中提取势垒高度和电场强度，并代入 (5.3) 求得 F-N 隧穿电流密度随着栅压的变化。图 5.3(a) 中展示的是 F-N 隧穿电流密度的计算结果，从图中可以看到，F-N 电流密度在 $V_g \approx -3.5$ V 附近经历了一个显著转变。当 $V_g > -3.5$ V 时，F-N 隧穿可忽略不计；当 $V_g < -3.5$ V 时， J_{FN} 开始快速增长，并增加到约 10 mA/m^2 量级。在本工作中，我们制备的 Hall-bar FET 栅极的横截面积约为 $S \approx 1 \times 10^{-7} \text{ m}^2$ 。将该横截面积与 10 mA/m^2 的隧穿电流密度量级相乘，可以得到约为 nA 量级的电流。这说明异质结中的空穴隧穿会使应变锗 Hall-bar 场效应管中的源漏电流形成 nA 量级的泄露。而从我们测得的源漏电流（图 4.1(c)）实验结果中可见，在长时间的测量中，源漏电流的衰减大致在 pA 至 nA 的量级。两者对照能够说明在 $V_g < -3.5$ V 下计算的理论隧穿电流密度与实验相符合，证明当器件施加的栅压绝对值较大时，F-N 隧穿机制对界面态捕获过程具有较大的贡献。为了更好地理解这一转变点的发生，我们在图 5.3 的插图中展示了 $V_g = -2.0, -3.0, -4.0$ V 下对应的 S-P 模拟结果。从模拟的价带结构中可以看出，随着施加栅压的绝对值的增加，锗异质结的价带弯曲逐渐明显，根据 (5.2) 式，这反映为器件内部感受到的电场 E 逐步加大。而根据 (5.3) 可知，F-N 隧穿电流密度与电场强度大约遵循 $J_{FN} \propto E^2$ 的关系，因此在电场增大时将会在 J_{FN} 上观察到电流密度的显著增长。

在已有的应变锗异质结 FET 研究中，尽管先前工作并未直接通过计算的方式来量化 F-N 隧穿电流密度，但现有文献普遍认为该机制是导致空穴型量子器件工作不稳定的主要因素^[70-71,74]。在实验上，F-N 隧穿可以通过增加势垒层厚

度来进行抑制，即在生长异质结时将锗量子阱埋在硅锗合金层内部更深的位置。我们同样通过 S-P 模拟和 Fowler-Nordheim 公式结合的方法具体研究了当势垒层厚度变化时 F-N 隧穿电流密度与栅压的关系，结果如图 5.3(b)所示。从图中可得，当 SiGe 合金层的厚度逐渐增加时，在相同栅压下异质结感受到的电场强度便会降低，从而抑制在该栅压下的隧穿强度。因此，增加势垒层厚度能够有效抑制 F-N 隧穿的发生，将 F-N 隧穿电流密度可见的电压区间显著推迟。特别地，图 5.3(b)中的 S-P 计算忽略了界面态对异质结的影响，我们假设界面缺陷始终不存在，施加的栅压可以直接作用到异质结内部，因此此处模拟时使用的栅压范围较小，与实验中施加的栅压范围有所不同。




图 5.3 F-N 电流密度随栅压的变化

(a) 数据点表示通过实验结果得到的电流密度，曲线表示相邻数据点之间电流密度的理论计算结果。插图分别表示在 $V_g = -2.0$, -3.0 , -4.0 V 下模拟的价带结构与空穴波函数。(b) 不同硅锗势垒层厚度下 F-N 隧穿电流密度随栅压的变化对比。注意此处的理论计算未考虑界面态的影响，因此横轴的栅压范围与 (a) 有所不同。

5.2.3 陷阱辅助隧穿

与直接隧穿和 F-N 隧穿相比，陷阱辅助隧穿的计算更为复杂。TAT 电流密度的解析形式通常为^[104,153]：

$$J_{TAT} = e \int_0^t \frac{N_T(x)}{\tau(x)} dx, \quad (5.4)$$

其中 e 为元电荷， t 为陷阱辅助隧穿层的厚度， N_T 为陷阱分布， τ 为一个时间常数，用于描述陷阱囚禁和发射载流子的速率。由于陷阱辅助隧穿是一个多级过程，涉及到载流子在禁带陷阱中的连续跳跃，因此需对势垒中连续的陷阱分布进行积分运算。该积分运算较为复杂，这是因为陷阱分布 N_T 与时间常数 τ 在理论中难以精确描述，通常利用多种近似方法以及一些唯象的物理模型进行处理。

正因如此，需要注意的是，本工作 J_{TAT} 的计算只能估算出大致的电流密度范围，而不能像直接隧穿和 F-N 隧穿一样通过公式给出较为精确的数值。

取决于对 (5.4) 中参数的近似处理，陷阱辅助隧穿的实际计算在数值上通常有多种可能的形式^[64,104]，较为广泛使用的包括 Chang 模型^[154-155]、Poole-Frenkel 模型^[156-159]、Ricco 模型^[160-162]，以及近年提出的其它模型^[163]。在本文中我们使用与 Ricco 模型相似的方法进行 TAT 电流密度的计算。具体而言，我们将 J_{TAT} 的积分形式转写为：

$$J_{\text{TAT}} = e \sum_{i=1}^m p_i \cdot \sigma \cdot \left(\sum_j \Delta x \cdot N_{T,j} \cdot TC_j \right), \quad (5.5)$$

其中 p_i 表示量子阱内第 i 个空穴能级能够提供的空穴密度， σ 表示陷阱的俘获截面 (Capture cross section)，单位通常为 cm^2 。 p_i 可以通过以下方式计算得到：

$$p_i = k_B T \frac{m^* m_e}{\pi \hbar^2} \ln \left(1 + \exp \left(\frac{E_i - E_F}{k_B T} \right) \right), \quad (5.6)$$

其中 E_i 为第 i 个本征能级，通过求解不含时薛定谔方程 (4.2) 得到， E_F 为费米能级， T 为模拟时的温度，取值与实验中相同为 4.5 K。而 (5.5) 中括号内部的项则是我们对积分处理后的形式。其中 Δx 为数值计算时的网格大小，与 S-P 数值求解过程中 (4.7) 设定的网格大小一致。 $N_{T,j}$ 表示的是在第 j 个格点处的陷阱密度，而 TC_j 称为该点的隧穿系数 (Tunneling coefficient)，可以通过 WKB 近似计算得到^[164-166]。这里，对陷阱密度的建模是较为关键的部分，这分别包含陷阱在空间上和能量上的分布：

$$N_{T,j} = w(\mu_{\text{trap}}, \sigma_{\text{trap}}) N_T(x), \quad (5.7)$$

其中 w 表示的是与陷阱在能量上分布有关的一个权重值，而 $N_T(x)$ 则是描述陷阱在空间上分布 (即沿异质结生长方向) 的模型。对于前者，我们假设陷阱在能量上遵循一个正态分布^[104]，由一个确定的均值 μ_{trap} 与标准差 σ_{trap} 对正态分布进行调控。而对于空间分布，我们将其建模为指数衰减的形式。这是因为由位错引起的缺陷通常起源于不同材料，即 Ge 与 SiGe 的交界处。这意味着缺陷在此处的密度应为最大，并在沿着材料生长方向远离材料交界处时逐渐减少。因此，我们认为一个指数衰减模型能够唯象地描述这一过程：

$$N_T(x) = N_{\text{trap}} \exp \left(-\frac{x - x_0}{\lambda} \right), \quad (5.8)$$

其中 N_{trap} 是在 Ge/SiGe 交界处 (即 $x = x_0$ 处) 时陷阱密度的最大值， λ 是一个描述指数衰减的特征长度，大小在 nm 量级。

利用以上模型，我们可以估算出应变锗体系内的陷阱辅助隧穿电流密度。这里，由于隧穿系数 TC 需要考虑势阱形状来进行 WKB 近似计算，因此我们同样将 S-P 方程的价带求解结果作为输入，并最终得到 J_{TAT} 的值，结果如图 5.4(a) 所

示。我们观察到，随着栅压的变化，TAT 电流密度基本上维持在同一个数量级之内。然而，需要注意的是，图 5.4(a)中还能观察到 J_{TAT} 随着 $|V_g|$ 增加而下降的趋势。这一现象是计算过程中隧穿系数与缺陷密度的改变相互竞争导致的。一方面，当栅压的绝对值增加时，由于价带弯曲变得强烈，会使得隧穿系数 TC_j 的值变大。另一方面，我们注意到硅锗合金内部的缺陷通常位于价带上方约 140 meV 能量的位置^[167-168]，而应变锗异质结形成的势阱高度约为 114 meV^[70,138]，这意味着缺陷能量的均值始终位于量子阱中空穴能量的上方。当价带在栅压影响下逐渐弯曲时，空穴能级与 μ_{trap} 之间的距离将会逐渐增加，从而使得正态分布采样中的权重 w 减小，最终使得 $N_{T,j}$ 的值降低。当这两种因素互相影响时， $N_{T,j}$ 相比于 TC_j 造成的影响更大，因此在我们计算的栅压区间内能观察到 J_{TAT} 减小的现象。我们需要强调的是，这一下降的趋势并未对计算结果的数量级产生大的偏差，也并不影响本章节后续的讨论内容。

另外需要注意的是，在图 5.4 中我们选择使用误差棒的形式来展示 TAT 电流密度的计算结果，而不是一个固定的 J_{TAT} 值。这是因为 J_{TAT} 的计算结果不仅依赖于栅压和能带结构，同时也受我们研究的材料体系中的缺陷性质影响较大。从 (5.5) 和 (5.7) 式可以看出，TAT 电流密度与缺陷密度等参数直接呈现正相关的关系，而 these 与势垒层缺陷相关的参数恰好无法从本工作的实验中直接提取。因此，为了使我们 TAT 电流的计算更加具有说服力，我们从文献中选取了已有确定报导的缺陷参数，并将其代入我们的 TAT 计算中进行研究。在此过程中，我们主要考察三个会主要影响计算结果的参数：缺陷密度 N_{trap} 、俘获截面 σ 以及缺陷能级 μ_{trap} ，这些参数选取的值如表 5.1 所示。其中，在我们的模型中缺陷以高斯分布的方式存在，因此这里的缺陷能级指的是高斯分布的均值。其余两个参数基于文献结果均有两个数量级的差异。我们对这些参数取值进行扫描并研究 TAT 电流密度的变化。在计算过程中，我们将三个参数中的两个取值固定为基准值，并扫描第三个参数在测试范围内变动，然后记录在这种情况下 TAT 电流密度的波动，同时不同的栅压下重复上述计算流程。我们在图 5.4(b)、5.4(c)、5.4(d) 中分别展示了缺陷密度、俘获截面与缺陷能级进行参数扫描时 J_{TAT} 的变化。而图 5.4(a) 则是三种参数扫描下合并的所有电流密度计算结果。图中的误差棒上下限代表的是 J_{TAT} 的整体范围，蓝色数据点表示的是三个参数均使用基准参数模拟的结果，而灰色阴影部分指的是电流密度与实验结果相符合的范围。这里选取的范围是 $J_{\text{TAT}} \in [10^{-4}, 10^{-1}] \text{ A/m}^2$ 的区间，对应实验上（图 4.1(c)）10 pA 至 nA 量级的电流衰减。这些参数扫描结果表明，本工作中对陷阱辅助隧穿电流密度在我们研究的栅压区域内具有一定的鲁棒性。可以看到，在我们模拟的栅压区间内，计算的 J_{TAT} 结果多数位于灰色阴影的合理范围中。这说明在文献报导的缺陷参数和我们的模型下，应变锗体系中的位错能够提供足够的缺陷，




图 5.4 陷阱辅助隧穿电流密度随栅压的变化

(a) 所有模拟参数下电流密度与栅压的关系。分别扫描 (b) 缺陷密度、(c) 空穴俘获截面、(d) 缺陷能量下 TAT 电流密度与栅压的关系。蓝色数据点表示使用基准参数计算的结果，灰色阴影部分代表与源漏电流实验相符合的电流量级。

从而支持陷阱辅助隧穿的发生并造成源漏电流泄露。

5.3 隧穿电流密度分析

将三种可能对界面态捕获有贡献的隧穿机制进行汇总，我们可以得到总的隧穿电流密度：

$$J_{total} = J_{direct} + J_{FN} + J_{TAT}. \quad (5.9)$$

我们将汇总后的电流密度与栅压的关系展示在图 5.5(a)中。图中的蓝色折线上的每个点对应着在该处基于 S-P 模拟和隧穿模型计算出的总的电流密度。同时，我们还通过柱形图分别展示了在每个数据点下三种机制的贡献占比。其中柱形图中

表 5.1 应变锗 TAT 电流密度计算时选取的参数列表

参数	基准值	测试范围	单位	数据来源
N_{trap}	1×10^7	$[1 \times 10^6, 1 \times 10^8]$	cm^{-2}	[35, 62, 149-150]
σ	8×10^{-17}	$[5 \times 10^{-18}, 2 \times 10^{-16}]$	cm^2	[168-169]
μ_{trap}	$E_v + 140$	$[E_v + 120, E_v + 160]$	meV	[167-168]

的蓝色代表直接隧穿, 由于直接隧穿电流密度始终处于一个非常低的值 (图 5.2), 因此该机制的贡献可忽略不计。而对于占比较大的 F-N 隧穿与陷阱辅助隧穿, 两者则呈现出一个清晰的双区间的物理图像。以 $V_g \approx -3.5 \text{ V}$ 为区分, 我们发现在栅压绝对值较小时, 锗量子阱中的空穴很可能通过势垒中的位错缺陷进行陷阱辅助隧穿, 最终到达半导体-氧化层界面并被界面缺陷捕获。而当 $|V_g| > 3.5 \text{ V}$ 时, 情况则有所变化。在此区间内, TAT 虽然仍对异质结隧穿有所贡献 (图 5.4(a)), 但它在总体隧穿电流密度中所占的权重已经远小于 F-N 隧穿 (图 5.3(a))。我们在图 5.5(b)中展示了 J_{TAT} 与 J_{FN} 在不同栅压下的比值, 以更好地可视化这一现象。以图中的红色水平虚线作为 $J_{\text{TAT}} = J_{\text{FN}}$ 的参考位置可知, 尽管 TAT 电流密度的具体数值受缺陷参数有较大的波动, 但两种机制所产生的定性的物理图像仍然存在, 转变点发生在 $V_g \approx -3.5 \text{ V}$ 附近。




图 5.5 总体电流密度随栅压的变化

(a) 总的隧穿电流密度 (蓝色折线) 随栅压的变化以及在不同工作电压下三种隧穿机制 (柱状图) 的贡献占比。蓝色、橙色、灰色柱形图分别代表直接隧穿、F-N 隧穿和陷阱辅助隧穿。(b) 陷阱辅助隧穿与 F-N 隧穿电流密度的比值。红色虚线指示的是 $J_{\text{TAT}} = J_{\text{FN}}$ 的参考位置。在低 $|V_g|$ 区域过于大的数值被截断, 不在图中显示。

总而言之, 我们的隧穿机制分析在已有工作的基础上进一步丰富了应变锗体系中空穴从产生到隧穿到被捕获的物理图像。一方面, 现有的工作对于空穴从量子阱到达界面这一过程仅有定性的分析, 并没有对空穴隧穿的过程进行定量

考察。另一方面，现有工作在讨论隧穿过程时，仅讨论了直接隧穿与 F-N 隧穿两种机制，并认为 F-N 隧穿在界面态捕获中起主导作用^[70-71,74]。而我们的工作结合 S-P 模拟与隧穿电流密度的定量分析表明，在 $|V_g|$ 较低的 FET 工作区间下，仅仅利用 F-N 机制来描述空穴隧穿过程是不准确的。我们认为此时需要引入额外的机制来描述这一过程，并基于文献报导的参数证明了陷阱辅助隧穿在此情况下能够对界面态捕获过程有所贡献。之后，我们在隧穿分析的基础上丰富了空穴隧穿-捕获的物理图像，并且建立起了更为合理的解释。

在隧穿分析的基础上，我们还可以结合计算结果对实际器件制备提供深入的见解。从图 5.3(b)中可以看到，在生长材料过程中增加量子阱上方势垒层的厚度可以有效抑制 F-N 隧穿的发生。然而，我们认为这项改进对提高空穴器件性能并不能起到决定性的作用。这是因为空穴自旋比特器件的栅压工作区间较低，大多集中在 mV 量级^[34,36,42,45,141]。在这种情况下，结合图 5.5(a)的计算结果，我们认为在该区间内对空穴比特产生影响的主导因素应为陷阱辅助隧穿。因此，更重要的抑制空穴通过位错缺陷到达表面这一过程。近年最新出现的晶格匹配的硅锗异质结 (Lattice-matched Ge/SiGe) 结构与这种观点高度符合。在生长过程中，我们直接控制材料的生长参数，使得异质结的生长厚度严格控制在 Matthews-Blakeslee 临界厚度之下，以制备位错缺陷较少的锗异质结^[170-173]。现有的实验和理论工作表明，以此法生长的硅锗异质结具有优异的材料性质，并具有强大的制备高性能的空穴比特的潜力^[174-177]，为未来空穴比特的优化和大规模集成提供了更好的平台。而在晶格匹配异质结的工作之外，我们还可以采取其它的优化方法与此法互补。例如，可以通过优化缓冲层设计和生长配方来进一步降低位错密度^[60,62]。而在器件设计方面，Luigi 等人提出为应变锗器件添加背栅结构能够调控空穴波函数的产生位置^[78]，从而使二维空穴气形成时远离位错缺陷较多的 Ge-SiGe 材料交界处。将这些改进方法与我们在先前章节讨论的界面钝化工艺^[71-72,178-181]相结合，未来有望进一步提高应变锗空穴器件的稳定性和大规模扩展能力。

5.4 隧穿机制计算的拓展

在 4.4.1 小节中，我们提出了一个能够适用于任何量子阱体系的界面态定量研究方法。事实上，因为本章节中的隧穿电流分析也基于能带计算结果，所以我们也可以将隧穿机制的计算整合进其中。完整的理论架构由互相衔接的三部分组成：准静态载流子测量-自洽 S-P 模拟-隧穿电流计算，其中每一步得到的结果都为下一步的分析提供数据支持。这一架构仅需要对 Hall-bar 场效应管进行测量，无需复杂的实验线路和计算方法即可完成，并且适用于任何半导体量子阱器

件中，能够使我们深入了解界面态效应对器件带来的影响。

为了展示我们计算的灵活性并证明隧穿电流的分析并不只适用于锗空穴体系，我们选取了应变硅异质结对我们的隧穿电流计算方法进行进一步的验证。如图 5.6(a) 所示，我们选取的硅异质结量子阱厚度为 15 nm、阱深 25 nm。首先我们通过的 S-P 求解器求得在某一栅压下的导带结构以及电子波函数，图 5.6(b) 中的结果说明我们可以成功模拟出硅量子阱中二维电子气的形成。接下来，我们采取相同的方法对隧穿电流进行分析，即将 S-P 模拟的导带结构作为输入，提取势垒高度和电场强度，并以此为基础计算不同机制的隧穿电流密度。由于在图 5.5(a) 的分析中我们发现直接隧穿可以忽略不计，因此这里我们只对 F-N 隧穿与陷阱辅助隧穿进行讨论。特别地，在计算 TAT 电流密度时，对于不确定的缺陷参数，我们仍然采用选取文献结果的方式。针对缺陷密度、电子俘获截面和缺陷能级，我们从文献中选取了合理的范围，并在此范围内利用 (5.5) 式进行参数扫描，以得到 J_{TAT} 的大致范围。硅异质结中选取的参数如表 5.2 所示。

表 5.2 应变硅 TAT 电流密度计算时选取的参数列表

参数	基准值	测试范围	单位	数据来源
N_{trap}	1×10^6	$[1 \times 10^5, 1 \times 10^7]$	cm^{-2}	[182-185]
σ	4×10^{-12}	$[1 \times 10^{-13}, 1 \times 10^{-12}]$	cm^2	[182-185]
μ_{trap}	$E_c - 600$	$[E_c - 620, E_c - 580]$	meV	[186]

我们分别在图 5.6(c) 与图 5.6(d) 中展示了 F-N 与陷阱辅助隧穿电流密度的对比。这里，为了简化计算步骤，在这部分计算中我们忽略了界面态对器件的影响，在 S-P 求解时仅对量子阱部分进行计算。另外需要注意的是，由于应变硅器件（turn-on 时在正栅压）与应变锗器件（turn-on 时在负栅压）的工作区间不同，这里我们采用电场强度的方式来对比数据，使我们忽略正负栅压区间的影响。在 F-N 电流密度的计算结果中，我们发现电子型和空穴型器件的 J_{FN} 变化趋势相同，均经历了一个在转变点附近迅速抬升的过程。这一趋势与 (5.3) 式所描述的隧穿电流与电场强相关的关系式高度符合。而使得 J_{FN} 转变点发生的具体位置则与势垒高度、有效质量等材料参数有关，不在本工作的讨论范围内。而在图 5.6(d) 中，我们展示了两种体系中理论 J_{TAT} 的结果对比，图中阴影部分代表的是根据表 5.1 与表 5.2 中的缺陷参数进行参数扫描的结果，实线代表的是每种体系中取表中默认参数所计算的 J_{TAT} 随电场强度的变化。我们发现硅异质结中的陷阱辅助隧穿电流密度比锗中普遍低约 1 至 2 个数量级。这一结果是应变硅与应变锗中位错缺陷不同的性质所导致的。从两个表格中位错缺陷参数之间的对比可知，Si/SiGe 中的缺陷密度比 Ge/SiGe 中小一个数量级，同时硅中的缺




图 5.6 应变硅中隧穿电流计算结果

(a) 计算所使用的硅异质结剖面图。注意在本计算中我们不考虑界面态影响，因此异质结只包含量子阱部分。(b) 自洽 S-P 模拟得到的导带结构（黑色虚线）与电子波函数（蓝色阴影部分）示例结果。(c) F-N 隧穿与 (d) 陷阱辅助隧穿电流密度与锗异质结的对比。

陷能级（以导带为基准，向能量低的方向）比起锗的缺陷能级（以价带为基准，向能量高的方向）位于禁带中更深的位置，这会导致硅体系中缺陷能级与电子波函数的本征能级距离较远，即（5.7）式中的权重 w 更小。这两种因素共同作用，会导致硅中 TAT 电流密度比锗要小。另一方面，我们看到电子比空穴的有效俘获截面大若干个数量级，这虽然会提高硅中的 TAT 电流密度，但相比而言，缺陷密度与缺陷能级所起到的降低 J_{TAT} 的贡献更为突出，因此最终得出的是应变硅比锗异质结中 TAT 电流密度更小的结果。

在应变硅体系中，目前还没有与本工作中相似的载流子稳定性实验，也没有源漏电流随时间的变化的报导能够直接支持我们的理论计算。但在一个 Si/SiGe MOSFET 的工作中，Lai 等人观察到了当固定栅压时，沟道电阻在长时间的观察下出现了缓慢的弛豫现象^[187]，可以作为硅异质结中发生陷阱辅助隧穿的一个潜在证据。我们的计算表明，无论是在电子型还是在空穴型器件中，由位错引发的势垒层缺陷都能够作为介导的中间态，以支持陷阱辅助隧穿的发生。而当电场强度（即栅极电压的绝对值）较大时，F-N 机制仍然在两种体系中的隧穿过程起到主导地位。

5.5 本章小结

在本章节中，我们基于界面态建模的研究更进一步，研究了在界面态捕获过程中空穴到达硅氧化层的成因和具体微观机制。将前一章节中的 S-P 模拟结果结合直接隧穿、F-N 隧穿和陷阱辅助隧穿的理论计算，我们可以定量地得出在 Hall-bar 场效应管不同的工作电压下各种隧穿机制所起到的作用。我们的计算表明，应变锗中的隧穿机制符合一个双区间的物理图像：当栅压的绝对值较低时，此时主导的是陷阱辅助隧穿机制；而当栅压的绝对值较高，能带弯曲较明显时，空穴隧穿由 F-N 机制主导。我们的结果对先前应变锗上的研究进行了补充，并提出了更准确的物理图像，也为应变锗体系指出了未来侧重的优化方向。除此之外，我们还将隧穿电流的计算整合到了 4.4.1 小节提出的理论框架中，并在应变硅体系上结合文献报导参数进行了计算与对比。交叉验证的结果证明了我们的方法在硅异质结中也能够给出隧穿机制分析，并且能够进一步推广到其它基于半导体量子阱的器件中。

第 6 章 面向应变锗的镂空谐振腔设计

在前面的几个章节中，我们对应变锗体系中的界面缺陷物理有了更深入的了解。而在本章节中，我们进入到本工作的另一部分——为应变锗体系设计抗缺陷器件。受到已有工作的启发，我们创新性地应变锗体系中提出了一种新的器件设计，将超导微波谐振腔下方的结构镂空，使器件形成类似悬浮的效果。这样的设计能够从结构上减弱界面缺陷对器件的影响，从而提升锗异质结上制备的谐振腔品质因子和耦合强度。在本章节中，我们将对这一方案进行详细介绍。首先，我们对镂空腔的可行的制备工艺进行说明，然后对该镂空结构的优异性进行分析。最后，我们通过电磁学仿真的方式，模拟验证镂空腔的性能，并证明这种结构是面向应变锗-谐振腔耦合系统的有效的优化设计。

6.1 镂空谐振腔设计

谐振腔的镂空结构可通过湿法刻蚀来实现。该设计受到 2023 年 Manjeshwar 等人的工作的启发^[188]。在该工作中，作者在砷化镓体系上通过电子束光刻结合氯基干法刻蚀首先定义出谐振腔主体结构，之后通过柠檬酸与双氧水的刻蚀液对衬底进行了湿法刻蚀^[188]。由于湿法刻蚀为各向同性刻蚀，当刻蚀液接触到衬底后，会在材料内部以近乎均匀的速率发生刻蚀。这意味着纵向和横向的刻蚀深度（宽度）几乎一致，能够在下方形成较好的空腔。最终，Manjeshwar 等人在下方制备出了镂空层，仅保留毛细结构作为支撑，后续的器件表征证明了镂空结构的谐振腔具有较高的品质因子^[188]。以该工作作为启发，我们能够在应变锗上设计出具有镂空结构的谐振腔。但由于材料体系不同，我们重新设计了镂空腔的工艺流程，以及镂空结构的形成方式。特别地，我们在谐振腔制备过程中额外引入了承托层的设计。这是因为湿法刻蚀是各向同性刻蚀，当刻蚀液从上方注入并进入衬底后，会在材料内部以近乎均匀的速率发生刻蚀。这意味着纵向和横向的刻蚀深度（宽度）几乎一致，能够在下方形成较好的空腔。但完整的镂空腔仅靠湿法刻蚀无法制备，这是因为在镂空结构之上，如果我们直接制备谐振腔，那么在湿法刻蚀的过程中，超导薄膜会在下方形成空腔后塌陷。因此，镂空结构的实现需要我们额外在衬底与薄膜之间引入一层用于承托谐振腔的薄膜，我们将其称为承托层。以此为基础，我们设计了镂空腔的完整的制备工艺流程，如图 6.1 所示。在准备了半导体衬底的基片后，我们在基片上生长承托层材料，作为后续工艺步骤的铺垫。接下来，在承托层之上，我们进行经典的谐振腔制备工艺。具体而言，我们在片上通过磁控溅射（Sputter）的方式沉积氮化钛（TiN）薄膜，然后

使用电子束光刻（Electron-beam lithography），结合显影和干法刻蚀的方式，在承托层上定义出谐振腔结构，包括中心导体、地平面和两端的传输线。此时，如图 6.1 第三步所示，经过刻蚀的 TiN 薄膜，下方的部分承托层会被暴露出来。接下来，我们再次利用光刻、显影和干法刻蚀的方式，在 TiN 上的被刻蚀区域中定义图形，并移除一小部分承托层材料。承托层被移除的部分形成小孔，用于保证下一步中刻蚀液能够顺利注入。在最后的湿法刻蚀步骤中，我们将整个样品浸泡在化学溶液（通常为 BOE 溶液）内。在此期间，刻蚀液通过小孔注入，逐渐侵蚀下方的衬底材料并形成镂空结构。控制刻蚀时间，可以使得下方主体区域镂空，同时保留样品四周的半导体材料作为支撑柱，最终构成完整的镂空形谐振腔。




图 6.1 镂空腔制备工艺示意图

制备完成的镂空腔结构如图 6.2(a)所示，我们在图中展示了镂空腔的俯视图，同时在图 6.2(b)至图 6.2(e)中展示了器件在不同关键区域的剖面图。从剖面图中可以看到，下方镂空的设计对上方没有影响，能够很好保持谐振腔器件的中心导体、地平面与传输线端口的关键结构，而承托层与镂空层四周留下的支撑柱则能够保证谐振腔不发生塌陷。

注意到，在以上的设计中，我们没有显式地指出承托层的材料，这是因为它的选择具有一定的灵活性。只要满足以下条件，那么均可以作为承托层材料使用：第一，材料需要具有较高的机械强度，从而支撑上方的谐振腔结构。第二，材料需要可以被干法刻蚀，从而能在其上形成刻蚀液的注入窗口。第三，材料需要能够抗湿法刻蚀，以保证承托层薄膜在刻蚀液的浸没下本身不发生改变。第四，材料需要能够通过常规的镀膜方式生长。例如碳化硅（SiC）、石墨烯、高质量的硅等材料均可以满足上述条件。特别地，如果我们选用硅来作为承托层材料，那么可以使用商用的绝缘体上硅（Silicon on insulator, SOI）基片来简化制备步骤。

制备完成的镂空腔，可以通过片上耦合电极^[55]或倒装焊（Flip-chip）^[189]的形式连接至空穴量子点器件，最终实现量子点与谐振腔的耦合。




图 6.2 完整的镂空腔结构示意图

(a) 镂空腔器件俯视图。分别沿俯视图中 (b) 绿色、(c) 蓝色、(d) 灰色、(e) 黑色位置切片的器件剖面图。

6.2 镂空腔设计的优势

镂空结构的引入会为应变锗-腔耦合体系带来两个主要参数的提升：耦合强度与品质因子。我们首先对镂空结构提高耦合强度这一方面进行说明。在第二章的介绍中，我们已经知道比特-光子耦合强度近似满足以下的关系：

$$g \propto \sqrt{Z_r}, Z_r \propto \sqrt{\frac{L}{C}} \Rightarrow g \propto \left(\frac{L}{C}\right)^{1/4}. \quad (6.1)$$

现有的提升耦合强度的工作主要集中在增加谐振腔的电感上^[55-57]，而我们的工作则为此提供了一个额外的思路：减少电容。我们知道 CPW 谐振腔可以等效为图 2.1(d)所示的 RLC 电路，由单位电容与电感组成。电容由 $C = \epsilon_0 \epsilon_{eff} A/d$ 定义，其中 ϵ_{eff} 为谐振腔的等效介电常数，与共面波导周围的材料相关。对于我们的镂空腔设计，当我们将空气作为衬底材料之一来看待时，可以认为我们使用了介电常数很低的材料，从而能够降低器件的等效介电常数。这意味着当其余参数不变时，降低等效介电常数能够减小谐振腔的单位电容并提高阻抗，最终实现耦合

强度的提升。

其次是品质因子的提高方面，这涉及到 Q 值这一宏观参数与微观 TLS 的一系列联系。在 2.1.3 小节中，我们提到谐振腔的品质因子描述的是器件在内部存储能量的能力。而在界面缺陷组成的 TLS 的影响下，能量的耗散会导致品质因子的降低。TLS 对谐振腔 Q 值的影响通常通过一个损耗角正切 (Loss tangent) 参数来描述^[190]：

$$Q \sim \frac{1}{\tan \delta_{\text{TLS}}}, \quad (6.2)$$

这一关系说明 TLS 引起的损耗越大，谐振腔的品质因子越低。而实际上， δ_{TLS} 描述的是大量 TLS 共同对谐振腔作用所引起的损耗，即它是一个在统计上有意义的参数。而在微观上， δ_{TLS} 可以被分解为各个独立的 TLS 与谐振腔的相互作用。由于 TLS 实际上等效一个二能级系统，因此单个 TLS 与谐振腔光子的相互作用也可以通过 Jaynes-Cummings 模型来描述（与 2.1.3 小节中量子比特-谐振腔耦合系统的哈密顿量形式一致）^[100]：

$$H = \frac{\hbar \omega_{\text{TLS}}}{2} \sigma_z + \hbar \omega_r \left(a^\dagger a + \frac{1}{2} \right) + \hbar g_{\text{TLS}} (a^\dagger \sigma^- + a \sigma^+), \quad (6.3)$$

其中 ω_{TLS} 为二能级所对应的频率， g_{TLS} 是 TLS 与谐振腔的相互作用强度（耦合强度）。显然，在该关系中耦合强度是一个决定性的参数，因为它直接改变 TLS 对谐振腔的影响大小。 g_{TLS} 的值由以下关系式定义^[191-192]：

$$g_{\text{TLS}} = \frac{\Delta}{\hbar \omega_{\text{TLS}}} \mathbf{p} \cdot \mathbf{E}_{\text{rms}}, \quad (6.4)$$

其中 Δ 为 TLS 与谐振腔频率的失谐， $\mathbf{p}$ 为 TLS 的电偶极矩矢量， $\mathbf{E}_{\text{rms}}$ 为谐振腔的真空涨落电场。在微观视角下，真空涨落电场与 TLS 的位置（即 TLS 与谐振腔的距离）有着直接联系。即 $\mathbf{E}_{\text{rms}}$ 实际上可以被表达为 $\mathbf{E}_{\text{rms}}(\mathbf{r})$ 的形式。尽管这里不存在一个通用的描述 $\mathbf{E}_{\text{rms}}$ 与 $\mathbf{r}$ 关系的定律，但现有研究普遍认为 TLS 与谐振腔的距离越远，两者的耦合越弱。目前的工作已经证明，只有存在于器件周围的 TLS 才会对其产生不可忽视的影响，而较远的 TLS 由于与谐振腔耦合极弱，无法从谐振腔信号上分辨，且该距离的阈值大约为百纳米量级^[192-193]。因此，谐振腔品质因子与 TLS 到谐振腔的距离可以被总结为如下关系式：

$$Q \sim \frac{1}{\tan \delta_{\text{TLS}}}, \tan \delta_{\text{TLS}} \sim \delta_{\text{TLS}} \sim g_{\text{TLS}} \sim \frac{1}{r}, \Rightarrow Q \sim r, \quad (6.5)$$

这意味着增大 TLS 与谐振腔的距离是提高品质因子的一个思路。

在经典谐振腔制备工艺中，我们通常利用磁控溅射在半导体衬底上直接沉积超导薄膜，并使用光刻与刻蚀技术来完成器件制备。在该结构下，超导薄膜与衬底直接接触，因此谐振腔与硅锗异质结的表面氧化层的垂直距离较近，仅有厚度为 10 nm 量级的栅氧层作为隔离。此时，根据 (6.5) 式的分析，氧化层缺陷引起的 TLS 对谐振腔的影响不可忽视，腔内的微波光场有很大程度会通过这些缺

陷泄露，从而引起品质因子的降低。这种额外的耗散也被认为是锗空穴-腔耦合系统实现强耦合晚于电子自旋-腔体系的原因之一[55-56]。而在我们镂空腔的设计中，定义谐振腔的超导薄膜与下方的衬底通过镂空结构在空间上进行隔离，且该镂空层的高度可以达到微米量级，远大于已有工作中所发现的100 nm 的距离的阈值。在此情况下，尽管界面缺陷仍然存在，但这种设计可以削弱缺陷对谐振腔的影响，使得谐振腔的能量通过缺陷泄露的概率降低，最终能实现品质因子的提高。

6.3 镂空谐振腔的电磁学仿真

接下来，我们通过电磁学仿真的方式来对镂空腔设计的一个优点——提高耦合强度进行验证。在仿真时，我们主要考虑如图 6.3所示的结构。其中，以下为仿真中所主要关注的参数：

- S_1 : 谐振腔主体中心导体的宽度
- S_2 : 谐振腔中心导体下方支撑的承托层宽度
- W : 谐振腔侧边与谐振腔中心导体中点的距离
- L : 谐振腔主体的长度
- h_1 : 承托层的厚度
- h_2 : 镂空腔侧边与侧边支撑柱的距离，以及支撑柱的高度。为了简化仿真参数，我们在这里假设镂空结构使用的是化学（即各向同性）刻蚀。在各向同性刻蚀下，材料被刻蚀的速率在各个方向均相等，最终在横向与纵向的深度一致。因此，在我们的仿真中，近似认为“镂空腔侧边与侧边支撑柱的距离”与“支撑柱的高度”相等。




图 6.3 谐振腔仿真参数示意

在仿真计算时，我们依照 6.1 小节中的“绝缘体上硅”方案选取材料，即衬底与承托层选取硅，支撑柱选取二氧化硅，谐振腔薄膜选取氮化钛。之后，对于 W, L, S_1 三个参数，我们将它们取为定值 ($W = 10 \mu\text{m}$, $L = 100 \mu\text{m}$, $S_1 = 100 \text{ nm}$)。这是因为这三个参数在超导微波谐振腔的设计中较为平凡，不是本工作中镂空

腔设计专有的参数。接下来,改变 h_1, h_2, S_2 三个参数,对模型进行有限元模拟。我们在前一小节中已经提到,镂空腔所具有的最大优势是更小的电容,因此我们直接将仿真的电容结果与非镂空腔进行对比,可以展示该方案的优越性。

我们首先考虑参数 h_1 对减小电容的贡献。我们固定 $h_2 = 1 \mu\text{m}, S_2 = 0.4 \mu\text{m}$, 然后对 h_1 执行参数扫描,得到的即为当 h_1 变化时镂空腔电容的变化,结果如图 6.4(a)所示。当承托层厚度增加时,它对谐振腔的等效介电常数的贡献比例将会提高,因此我们观察到较厚的承托层会增加镂空腔电容的计算结果。但从图中可以看出,随着 h_1 的增加,电容的增长并不明显,因此在实际制备时,如果存在工艺限制导致无法沉积较薄的承托层,无妨取较大的 h_1 值。




图 6.4 镂空腔参数扫描电容仿真结果

分别扫描 (a) h_1 , (b) h_2 , (c) S_2 时镂空腔电容与普通谐振腔电容的对比。

接下来我们观察 h_2 参数对电容的影响。图 6.4(b)展示的是固定 $h_1 = 40 \text{ nm}$ 与 $S_2 = 0.4 \mu\text{m}$ 时的仿真结果。由于 h_2 直接影响的是谐振腔下方空气的体积,因此谐振腔电容对该参数变化较为敏感。尽管我们理想中希望镂空层的厚度越大

越好,然而根据仿真结果可以看到,在 $h_2 > 1\text{ }\mu\text{m}$ 后,电容的降低逐渐缓慢,此时取 $h_2 = 1\text{ }\mu\text{m}$ 已经能得到较好的结果,使电容降低约 70%。

最后,我们在图 6.4(c)中展示 S_2 的参数扫描结果。可以看到, S_2 的计算结果与图 6.4(a)中的情况相似。即当承托层中的硅体积增加时,会提高等效介电常数,进而增大镂空腔的电容。但该电容的增加对 S_2 的变化响应较慢,因此在实际制备时,若存在工艺限制,不妨取较大的 S_2 值。

结合以上结果,我们可以对镂空腔器件对耦合强度的实际提升效果进行评估。按照仿真结果,我们认为 $h_1 = 40\text{ nm}$, $h_2 = 1\text{ }\mu\text{m}$, $S_2 = 0.4\text{ }\mu\text{m}$ 是一组较理想的参数组合。该组合既能有效地降低电容,同时也能兼顾实际制备中的工艺限制。在该组参数下,我们发现镂空腔相比于普通微波谐振腔,等效电容可以降低至原先的 28.6%。由阻抗公式 $Z_r = \sqrt{L/C}$ 可知,此时镂空腔的阻抗将会提升至普通谐振腔的 $\sqrt{1/0.286} \approx 1.87$ 倍。由 (6.1),我们已知谐振腔与量子比特的耦合强度与阻抗的根号成正比。由此关系可得,阻抗的提升会使耦合强度同步提高至原先的 $\sqrt{1.87} \approx 1.367$ 倍,即耦合强度相比普通谐振腔提高 36.7%。将该仿真结果,与先前关于提升品质因子的理论分析相结合,我们认为这种专为锗异质结设计的镂空腔结构是一种有效的抗缺陷器件设计,在提高耦合强度的同时有助于减少能量的耗散,对实现空穴量子比特的长程扩展具有重要意义。在此之外,我们认为这种镂空腔结构也能够普遍地应用到其它杂化系统,例如硅电子自旋-腔耦合^[98]以及超导电路-腔耦合^[18-19]体系中,有助于更进一步提升耦合强度指标。

6.4 本章小结

考虑到应变锗异质结上高界面缺陷密度的特点,我们在本章节中提出了一种抗缺陷设计思路以优化应变锗上的微波谐振腔性能。通过引入湿法刻蚀工艺,我们能够在谐振腔主体下方形成镂空层,从而起到将超导薄膜与表面缺陷隔离的效果,能够在提升谐振腔品质因子的同时,提高空穴自旋比特与腔光子的耦合强度。之后的器件建模与有限元仿真结果也为我们的设计提供了有力的支持。这种镂空设计建立于我们对应变锗中缺陷的理解之上,但我们认为该结构也可以广泛应用于其他杂化体系中,为提高耦合强度做出贡献。

第 7 章 总结与展望

7.1 总结

界面缺陷被认为是目前制约应变锗以及与谐振腔混合系统的性能进一步发展的主要原因之一。位于半导体-氧化层交界处的大量缺陷会使量子器件发生工作点漂移,影响量子比特的性能,同时加剧超导谐振腔的能量泄露。在本工作中,我们通过表面处理与理论分析理解了缺陷,并基于对缺陷的理解成功指导了低耗散谐振腔的设计。首先,我们从界面态抑制的角度进行了研究。我们在应变锗异质结上采取了臭氧钝化的处理方式,并在处理后的样品上进行了循环扫描阈值电压实验。我们的实验结果表明,臭氧钝化对抑制界面态密度的效果较弱。结合现有工作,我们认为目前最适合硅锗异质结的处理方式应为硝酸钝化。

之后,我们从界面态的物理机制出发,对低温下的界面态进行了定量分析。我们基于以往观察到的电流衰减现象,对输运测量进行了改进,提出了准静态载流子测量的方式,并提取了二维空穴气在稳定情况下的载流子密度。同时,基于自洽薛定谔-泊松方程,对应变锗异质结的能带结构和空穴波函数进行了数值计算。将理论与实验两者结合,我们从结果中反推出了界面电荷密度,并给出了缺陷密度随器件电压逐级填充的过程,首次在低温体系中对界面缺陷的填充给出了定量分析。

更进一步,我们还分析了在界面态捕获过程中至关重要的空穴隧穿机制。我们对三种不同的隧穿机制进行了计算,并给出了它们对总的空穴隧穿电流的贡献。我们的理论结果表明,隧穿过程随着栅压的变化呈现出一个清晰的双区间的物理图像。在栅压较低至栅压中等的范围,应变锗中的空穴由陷阱辅助隧穿机制主导;而在栅压较大的范围,空穴则通过 F-N 隧穿机制到达界面处,并最终被陷阱捕获。相比于之前研究仅基于 F-N 机制的解释,我们的工作对已有研究进行了拓展,并给出了更深入的分析。同时,这种结合理论计算与准静态测量的方法,有望扩展到其它基于半导体量子阱的器件中,帮助我们研究其它体系中界面态对器件的影响。

在加深对锗异质结中缺陷的理解的同时,我们还为锗空穴-谐振腔杂化器件的优化提供了指导。在材料方面,基于陷阱辅助隧穿在低电压范围内占主导机制这一发现,我们认为提高材料生长时的晶格质量是进一步优化锗异质结的重要一环。未来通过制备手段抑制势垒层中的位错缺陷,防止陷阱辅助隧穿的发生,能够从源头上抑制空穴隧穿-捕获过程。而在器件方面,从表面缺陷引起谐振腔耗散这一机理出发,我们提出一种新的镂空设计,将界面缺陷的位置与微波谐振

腔进行空间隔离，削弱界面缺陷对谐振腔的影响，从而抑制谐振腔能量的泄露，同时提高量子点与腔的耦合强度。总体而言，本文的主要创新点包括：

1、**缺陷抑制**：首次在应变锗异质结上探索了通过臭氧钝化抑制界面缺陷的方法。尽管表征结果表明臭氧钝化并未起到较好的结果，但作为应变锗上体系的探索，具有一定的工艺方向的贡献。

2、**界面缺陷密度提取方案**：结合输运测量与自洽薛定谔-泊松方程，提出了一种能够基于数值计算来提取界面缺陷密度的方法，并在应变锗量子器件上成功进行了展示。该方法能够有效提取低温条件界面缺陷密度的同时，在其他半导体量子阱体系中也具有推广潜力。

3、**隧穿机制分析**：在能带模拟的基础上，对界面缺陷捕获过程中起到关键作用的空穴隧穿机制进行了分析，表明两种不同的隧穿机制在不同的器件工作区间具有不同的贡献。我们的分析在已有工作的基础上补足了更清晰的物理图像，同时隧穿分析的结果指出，优化 Ge/SiGe 异质结中的位错滑移缺陷是重要的一个方向，对应变锗器件未来的发展具有指导意义。

4、**谐振腔结构优化**：在应变锗体系中提出了镂空结构的谐振腔设计与制备流程，并结合数值模拟说明镂空谐振腔能够提高器件阻抗，同时减弱缺陷对谐振腔的影响，有助于提高品质因子。该器件优化设计有助于提升系统的耦合强度，能够对实现空穴自选比特与光子的强耦合产生贡献。

总的来说，本文的研究将低温测量与数值建模结合，提出了一种对低温下界面态效应进行定量分析的方法，同时揭示了锗异质结中主导界面态捕获的隧穿机制的潜在贡献，并为应变锗空穴器件指出了未来侧重的优化方向。我们的发现为未来锗空穴自旋比特的性能提升与比特阵列的大规模扩展提供了有力的支持。

7.2 展望

经过本工作的研究，我们对应变锗体系中的界面缺陷有了更深入的理解，特别是在界面态处理工艺、低温捕获过程、隧穿机制以及器件优化的思路。而接下来，我们简要讨论本工作中可以进一步补足的方面，并展望未来的实验方案。

首先是对于界面处理工艺的研究。在本文的研究中，我们的低温测量结果说明臭氧钝化对抑制界面缺陷的效果微弱，而我们的工作并未深究其中的原因。这可能是臭氧处理方式本身所造成的，但也有可能是钝化过程中工艺参数的影响。后续我们可以制备更多的界面处理 Hall-bar 场效应管器件，并开展例如使用纯氧处理、控制钝化温度、气体流量等工艺测试，从多组测量结果的交叉检验中确认臭氧处理的有效性。

而对于本文提出的准静态载流子测量方案，我们主要侧重于空穴密度这一

角度。但对于半导体量子阱体系而言，在载流子密度之外还存在诸多关键指标也能反映材料体系的性质，例如迁移率、渗透密度、有效质量、 g 因子等。未来可以通过更全面的表征手段，结合多种指标全面评估在界面态影响下的锗异质结质量。同时，我们基于薛定谔-泊松方程的计算方法也无法将这些因素完全考虑在内，因此我们在改进 Hall-bar 表征手段的同时，也可以同步改进我们的异质结建模手段，例如结合第一性原理计算来对应变锗进行更精细的模拟。

而在界面态的定量分析方面，我们已经给出了低温下界面态密度随栅压填充过程与不同隧穿机制贡献的模型。这些定量分析未来有望通过控制变量的方式进行进一步的验证和扩充。例如，对于受温度影响较大的界面态的热激活与隧穿机制，后续我们可以通过变温实验研究从 mK 到 4 K 量级的过程中界面态效应与隧穿电流密度的温变特性。这些更为系统性的实验有望得到能支持本文理论计算结果的更有力证据，并有助于未来更深入了解界面缺陷对低温量子器件的影响。

另外，本工作对应变锗体系的实验测量均开展在 Hall-bar 场效应管器件上。实际上，在 FET 上的表征结果多数反映的是界面缺陷对器件整体工作区间的影响。但对于空穴自旋比特与谐振腔耦合器件，由于电极结构接近 10 nm 量级，器件尺寸更小，陷阱在微观上的影响无法忽视。因此，未来可以采用同步实验的方式，在相同的应变锗异质结上制备 FET、量子点与谐振腔并开展测量。一方面，可以从阈值电压漂移、电流衰减、腔信号变化等方面表征缺陷对耦合器件的整体影响；另一方面，可以通过动力学解耦、库伦峰追踪等方式表征单个空穴量子比特的噪声水平，以及缺陷引起的谐振腔性质变化^[194-196]。不同器件结果互补，能够从多角度来系统研究界面缺陷对量子器件的影响。同时在理论上，可以在更微观尺度对空穴量子点与空穴-谐振腔体系进行基于哈密顿量的建模，考察由缺陷引发的 TLS 对比特与谐振腔的影响。通过这种多器件互补测量与建模的过程，我们有望在锗空穴-谐振腔杂化体系中建立一个更全面的界面缺陷与噪声模型。

参考文献

- [1] Feynman R P. Simulating physics with computers[J]. International Journal of Theoretical Physics, 1982, 21(6): 467-488.
- [2] Manin Y I. Yuri I. Manin. mathematics as metaphor: selected essays of Yuri I. Manin[J]. Philosophia Mathematica, 2009, 17(1): 122-123.
- [3] Deutsch D, Jozsa R. Rapid solution of problems by quantum computation[J]. Proceedings of the Royal Society of London. Series A: Mathematical and Physical Sciences, 1992, 439 (1907): 553-558.
- [4] Shor P. Algorithms for quantum computation: discrete logarithms and factoring[C]// Proceedings 35th Annual Symposium on Foundations of Computer Science. 1994: 124-134.
- [5] Grover L K. A fast quantum mechanical algorithm for database search: arXiv:quant-ph/9605043[A/OL]. arXiv (1996)[2026-03-16]. <https://arxiv.org/abs/arxivquant-ph/9605043>.
- [6] Preskill J. Quantum computing in the NISQ era and beyond[J]. Quantum, 2018, 2: 79.
- [7] Farhi E, Goldstone J, Gutmann S. A quantum approximate optimization algorithm: arXiv:1411.4028[A/OL]. arXiv (2014)[2026-03-16]. <https://arxiv.org/abs/arxiv1411.4028>.
- [8] Peruzzo A, McClean J, Shadbolt P, et al. A variational eigenvalue solver on a photonic quantum processor[J]. Nature Communications, 2014, 5(1): 4213.
- [9] Montanaro A. Quantum algorithms: an overview[J]. npj Quantum Information, 2016, 2(1): 15023.
- [10] Cao Y, Romero J, Olson J P, et al. Quantum chemistry in the age of quantum computing[J]. Chemical Reviews, 2019, 119(19): 10856-10915.
- [11] Bova F, Goldfarb A, Melko R G. Commercial applications of quantum computing[J]. EPJ Quantum Technology, 2021, 8(1): 2.
- [12] Mazzola G. Quantum computing for chemistry and physics applications from a Monte Carlo perspective[J]. The Journal of Chemical Physics, 2024, 160(1): 010901.
- [13] DiVincenzo D P. The physical implementation of quantum computation[J]. Fortschritte der Physik, 2000, 48(9-11): 771-783.
- [14] Arute F, Arya K, Babbush R, et al. Quantum supremacy using a programmable superconducting processor[J]. Nature, 2019, 574(7779): 505-510.
- [15] Zhong H S, Wang H, Deng Y H, et al. Quantum computational advantage using photons[J]. Science, 2020, 370(6523): 1460-1463.

-
- [16] Deng Y H, Gu Y C, Liu H L, et al. Gaussian boson sampling with pseudo-photon-number-resolving detectors and quantum computational advantage[J]. *Physical Review Letters*, 2023, 131(15): 150601.
- [17] Moses S A, Baldwin C H, Allman M S, et al. A race-track trapped-ion quantum processor[J]. *Physical Review X*, 2023, 13(4): 041052.
- [18] Acharya R, Abanin D A, Aghababaie-Beni L, et al. Quantum error correction below the surface code threshold[J]. *Nature*, 2025, 638(8052): 920-926.
- [19] Gao D, Fan D, Zha C, et al. Establishing a New Benchmark in Quantum Computational Advantage with 105-qubit Zuchongzhi 3.0 Processor[J]. *Physical Review Letters*, 2025, 134(9): 090601.
- [20] Neyens S, Zietz O K, Watson T F, et al. Probing single electrons across 300-mm spin qubit wafers[J]. *Nature*, 2024, 629(8010): 80-85.
- [21] George H C, Mądzik M T, Henry E M, et al. 12-spin-qubit arrays fabricated on a 300 mm semiconductor manufacturing line[J]. *Nano Letters*, 2025, 25(2): 793-799.
- [22] Bluvstein D, Geim A A, Li S H, et al. A fault-tolerant neutral-atom architecture for universal quantum computation[J]. *Nature*, 2026, 649(8095): 39-46.
- [23] Loss D, DiVincenzo D P. Quantum computation with quantum dots[J]. *Physical Review A*, 1998, 57(1): 120-126.
- [24] Cao G, Guo G P, Li H O, et al. Quantum computation based on semiconductor quantum dots [J]. *SCIENTIA SINICA Informationis*, 2017, 47(10): 1255-1276.
- [25] Hayashi T, Fujisawa T, Cheong H D, et al. Coherent manipulation of electronic states in a double quantum dot[J]. *Physical Review Letters*, 2003, 91(22): 226804.
- [26] Eriksson M, Coppersmith S, Lagally M. Semiconductor quantum dot qubits[J]. *MRS Bulletin*, 2013, 38(10): 794-801.
- [27] Samkharadze N, Zheng G, Kalhor N, et al. Strong spin-photon coupling in silicon[J]. *Science*, 2018, 359(6380): 1123-1127.
- [28] Zajac D M, Hazard T M, Mi X, et al. Scalable gate architecture for a one-dimensional array of semiconductor spin qubits[J]. *Physical Review Applied*, 2016, 6(5): 054013.
- [29] Hanson R, Kouwenhoven L P, Petta J R, et al. Spins in few-electron quantum dots[J]. *Reviews of Modern Physics*, 2007, 79(4): 1217-1265.
- [30] Pioro-Ladrière M, Obata T, Tokura Y, et al. Electrically driven single-electron spin resonance in a slanting Zeeman field[J]. *Nature Physics*, 2008, 4(10): 776-779.
- [31] Philips S G J, Mądzik M T, Amitonov S V, et al. Universal control of a six-qubit quantum processor in silicon[J]. *Nature*, 2022, 609(7929): 919-924.
- [32] Hu G, Huang W W, Cai R, et al. Single-electron spin qubits in silicon for quantum computing

- [J]. *Intelligent Computing*, 2025, 4: 0115.
- [33] Jiang S L, Jiang T Y, Ye S K, et al. Coupling between a Si/SiGe Resonant Exchange Qubit and a High-Impedance Microwave Resonator[J]. *Physical Review Letters*, 2025, 135(15): 150604.
- [34] Watzinger H, Kukučka J, Vukušić L, et al. A germanium hole spin qubit[J]. *Nature Communications*, 2018, 9(1): 3902.
- [35] Sammak A, Sabbagh D, Hendrickx N W, et al. Shallow and undoped germanium quantum wells: a playground for spin and hybrid quantum technology[J]. *Advanced Functional Materials*, 2019, 29(14): 1807613.
- [36] Hendrickx N W, Franke D P, Sammak A, et al. Fast two-qubit logic with holes in germanium [J]. *Nature*, 2020, 577(7791): 487-491.
- [37] Scappucci G, Kloeffel C, Zwanenburg F A, et al. The germanium quantum information route [J]. *Nature Reviews Materials*, 2020, 6(10): 926-943.
- [38] Hu Y, Kuemmeth F, Lieber C M, et al. Hole spin relaxation in Ge-Si core-shell nanowire qubits[J]. *Nature Nanotechnology*, 2012, 7(1): 47-50.
- [39] Zarassi A, Su Z, Danon J, et al. Magnetic field evolution of spin blockade in Ge/Si nanowire double quantum dots[J]. *Physical Review B*, 2017, 95(15): 155416.
- [40] Yu C X, Zihlmann S, Abadillo-Uriel J C, et al. Strong coupling between a photon and a hole spin in silicon[J]. *Nature Nanotechnology*, 2023, 18(7): 741-746.
- [41] Wang C A, John V, Tidjani H, et al. Operating semiconductor quantum processors with hopping spins[J]. *Science*, 2024, 385(6707): 447-452.
- [42] Zhou Y C, Ma R L, Kong Z, et al. High-fidelity geometric quantum gates exceeding 99.9% in germanium quantum dots[J]. *Nature Communications*, 2025, 16(1): 7953.
- [43] Hendrickx N W, Lawrie W I L, Russ M, et al. A four-qubit germanium quantum processor [J]. *Nature*, 2021, 591(7851): 580-585.
- [44] Hsiao T K, Cova Fariña P, Oosterhout S D, et al. Exciton Transport in a Germanium Quantum Dot Ladder[J]. *Physical Review X*, 2024, 14(1): 011048.
- [45] Borsoi F, Hendrickx N W, John V, et al. Shared control of a 16 semiconductor quantum dot crossbar array[J]. *Nature Nanotechnology*, 2024, 19(1): 21-27.
- [46] John V, Yu C X, van Straaten B, et al. Robust and localised control of a 10-spin qubit array in germanium[J]. *Nature Communications*, 2025, 16(1): 10560.
- [47] Dijkema J J, Zhang X, Bardakas A, et al. Simultaneous operation of an 18-qubit modular array in germanium: arXiv:2604.01063[A/OL]. arXiv (2026)[2026-04-13]. <https://arxiv.org/abs/arxiv2604.01063>.
- [48] van Riggelen-Doelman F, Wang C A, de Snoo S L, et al. Coherent spin qubit shuttling through

- germanium quantum dots[J]. *Nature Communications*, 2024, 15(1): 5716.
- [49] Hendrickx N W, Lawrie W I L, Russ M, et al. A four-qubit germanium quantum processor [J]. *Nature*, 2021, 591(7851): 580-585.
- [50] Borsoi F, Hendrickx N W, John V, et al. Shared control of a 16 semiconductor quantum dot crossbar array[J]. *Nature Nanotechnology*, 2024, 19(1): 21-27.
- [51] Childress L, Sørensen A S, Lukin M D. Mesoscopic cavity quantum electrodynamics with quantum dots[J]. *Physical Review A*, 2004, 69(4): 042302.
- [52] Zhong Y P, Chang H S, Satzinger K J, et al. Violating Bell's inequality with remotely connected superconducting qubits[J]. *Nature Physics*, 2019, 15(8): 741-744.
- [53] Göppl M, Fragner A, Baur M, et al. Coplanar waveguide resonators for circuit quantum electrodynamics[J]. *Journal of Applied Physics*, 2008, 104(11): 113904.
- [54] Frey T, Leek P J, Beck M, et al. Dipole coupling of a double quantum dot to a microwave resonator[J]. *Physical Review Letters*, 2012, 108(4): 046807.
- [55] Kang Y, Li Z H, Kong Z Z, et al. Coupling of a hole double quantum dot in planar germanium to a microwave cavity[J]. *Physical Review Applied*, 2024, 22(2): 024054.
- [56] De Palma F, Oppliger F, Jang W, et al. Strong hole-photon coupling in planar Ge for probing charge degree and strongly correlated states[J]. *Nature Communications*, 2024, 15(1): 10177.
- [57] Janík M, Roux K, Borja-Espinosa C, et al. Strong charge-photon coupling in planar germanium enabled by granular aluminium superinductors[J]. *Nature Communications*, 2025, 16(1): 2103.
- [58] West A R. *Solid State Chemistry and Its Applications*[M]. John Wiley & Sons, 1991.
- [59] Vdovin V I, Mil'vidskii M G, Rzaev M M, et al. Misfit Dislocations in SiGe/Si Heterostructures: Nucleation - Propagation - Multiplication[J]. *Solid State Phenomena*, 2005, 108–109: 483-488.
- [60] Skibitzki O, Zoellner M H, Rovaris F, et al. Reduction of threading dislocation density beyond the saturation limit by optimized reverse grading[J]. *Physical Review Materials*, 2020, 4(10): 103403.
- [61] Paquelet Wuetz B, Degli Esposti D, Zwerver A M J, et al. Reducing charge noise in quantum dots by using thin silicon quantum wells[J]. *Nature Communications*, 2023, 14(1): 1385.
- [62] Stehouwer L E A, Tosato A, Degli Esposti D, et al. Germanium wafers for strained quantum wells with low disorder[J]. *Applied Physics Letters*, 2023, 123(9).
- [63] Nicollian E H, Brews J R. *Wiley classics library: MOS (Metal oxide Semiconductor) physics and technology*[M]. Wiley classics library ed ed. Hoboken, NJ: Wiley-Interscience, 2003.
- [64] Sze S M, Ng K K. *Physics of semiconductor devices*[M]. 3rd ed ed. Hoboken, N.J: Wiley-Interscience, 2007.

- [65] Spruijtenburg P C, Amitonov S V, van der Wiel W G, et al. A fabrication guide for planar silicon quantum dot heterostructures[J]. *Nanotechnology*, 2018, 29(14): 143001.
- [66] Thoan N H, Keunen K, Afanas'ev V V, et al. Interface state energy distribution and Pb defects at Si(110)/SiO₂ interfaces: Comparison to (111) and (100) silicon orientations[J]. *Journal of Applied Physics*, 2011, 109(1): 013710.
- [67] Hutchins-Delgado T A, Miller A J, Scott R, et al. Characterization of shallow, undoped Ge/SiGe quantum wells commercially grown on 8-in. (100) Si wafers[J]. *ACS Applied Electronic Materials*, 2022, 4(9): 4482-4489.
- [68] Lenahan P M, Conley J F. What can electron paramagnetic resonance tell us about the Si/SiO₂ system?[J]. *Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures Processing, Measurement, and Phenomena*, 1998, 16(4): 2134-2153.
- [69] Poindexter E H, Caplan P J, Deal B E, et al. Interface states and electron spin resonance centers in thermally oxidized (111) and (100) silicon wafers[J]. *Journal of Applied Physics*, 1981, 52(2): 879-884.
- [70] Massai L, Hetényi B, Mergenthaler M, et al. Impact of interface traps on charge noise and low-density transport properties in Ge/SiGe heterostructures[J]. *Communications Materials*, 2024, 5(1): 151.
- [71] Li Z H, Wang M L, Kong Z Z, et al. Impact of surface passivation on the electrical stability of strained germanium devices[J]. *Chinese Physics B*, 2025, 34(9): 090305.
- [72] Sangwan N, Jutzi E, Olsen C, et al. Impact of surface treatments on the transport properties of germanium 2DHGs[J]. *ACS Applied Electronic Materials*, 2025, 7(19): 8844-8849.
- [73] 李宗祐. 应变锗异质结中缺陷对空穴的影响机制与系统优化研究[D]. 合肥: 中国科学技术大学, 2025.
- [74] Su Y H, Chuang Y, Liu C Y, et al. Effects of surface tunneling of two-dimensional hole gases in undoped Ge/GeSi heterostructures[J]. *Physical Review Materials*, 2017, 1(4): 044601.
- [75] Laroche D, Huang S H, Nielsen E, et al. Scattering mechanisms in shallow undoped Si/SiGe quantum wells[J]. *AIP Advances*, 2015, 5(10): 107106.
- [76] Li Y X, Kong Z, Hou S, et al. Quantum transport quality of a processed undoped Ge/SiGe heterostructure[J]. *Physical Review B*, 2023, 108(4): 045303.
- [77] Zhang Y, Li Z, Zhou Y, et al. Ultrashallow heavily constrained quantum wells: The cradle for fully electrically controlled and microwave coupled quantum bits[J]. *Physical Review Materials*, 2024, 8(4): 046203.
- [78] Ruggiero L, Nigro A, Zardo I, et al. A backgate for enhanced tunability of holes in planar germanium: arXiv:2407.15725[A/OL]. arXiv (2024)[2025-11-25]. <https://arxiv.org/abs/arxiv2407.15725>.

- [79] Kong Z, Li Z, Zhou Y, et al. High mobility SiGe/Ge 2DHG heterostructure quantum wells for semiconductor hole spin qubits: arXiv:2410.00768[A/OL]. arXiv (2024)[2025-10-06]. <https://arxiv.org/abs/arxiv2410.00768>.
- [80] Müller C, Cole J H, Lisenfeld J. Towards understanding two-level-systems in amorphous solids: insights from quantum circuits[J]. Reports on Progress in Physics, 2019, 82(12): 124501.
- [81] Paladino E, Galperin Y M, Falci G, et al. 1/f noise: Implications for solid-state quantum information[J]. Reviews of Modern Physics, 2014, 86(2): 361-418.
- [82] Connors E J, Nelson JJ, Qiao H, et al. Low-frequency charge noise in Si/SiGe quantum dots [J]. Physical Review B, 2019, 100(16): 165305.
- [83] Kępa M, Focke N, Cywiński Ł, et al. Simulation of 1/f charge noise affecting a quantum dot in a Si/SiGe structure[J]. Applied Physics Letters, 2023, 123(3): 034005.
- [84] Kong Z, Li Z, Cao G, et al. Undoped strained ge quantum well with ultrahigh mobility of two million[J]. ACS Applied Materials & Interfaces, 2023, 15(23): 28799-28805.
- [85] Lodari M, Tosato A, Sabbagh D, et al. Light effective hole mass in undoped Ge/SiGe quantum wells[J]. Physical Review B, 2019, 100(4): 041304.
- [86] Kuhlmann A V, Houel J, Ludwig A, et al. Charge noise and spin noise in a semiconductor quantum device[J]. Nature Physics, 2013, 9(9): 570-575.
- [87] Rojas-Arias J S, Kojima Y, Takeda K, et al. The origins of noise in the Zeeman splitting of spin qubits in natural-silicon devices[J]. npj Quantum Information, 2025, 12(1): 9.
- [88] Itoh K, Hansen W L, Haller E E, et al. High purity isotopically enriched ^{70}Ge and ^{74}Ge single crystals: Isotope separation, growth, and properties[J]. Journal of Materials Research, 1993, 8(6): 1341-1347.
- [89] Muhonen J T, Dehollain J P, Laucht A, et al. Storing quantum information for 30 seconds in a nanoelectronic device[J]. Nature Nanotechnology, 2014, 9(12): 986-991.
- [90] Croot X, Mi X, Putz S, et al. Flopping-mode electric dipole spin resonance[J]. Physical Review Research, 2020, 2(1): 012006.
- [91] Nichele F, Chesi S, Hennel S, et al. Characterization of spin-orbit interactions of GaAs heavy holes using a quantum point contact[J]. Physical Review Letters, 2014, 113(4): 046801.
- [92] Gao F, Wang J H, Watzinger H, et al. Site-controlled uniform Ge/Si hut wires with electrically tunable spin-orbit coupling[J]. Advanced Materials, 2020, 32(16): 1906523.
- [93] Ares N, Katsaros G, Golovach V N, et al. SiGe quantum dots for fast hole spin Rabi oscillations[J]. Applied Physics Letters, 2013, 103(26): 263113.
- [94] Marcellina E, Srinivasan A, Miserev D S, et al. Electrical control of the zeeman spin splitting in two-dimensional hole systems[J]. Physical Review Letters, 2018, 121(7): 077701.

- [95] Rimbach-Russ M, John V, van Straaten B, et al. Gapless single-spin qubit[J]. *Physical Review Letters*, 2025, 135(19): 197001.
- [96] Pozar D M. *Microwave engineering*[M]. 4th ed ed. Hoboken, NJ: Wiley, 2012.
- [97] Xu Y Q, Wu R, Jiang S L, et al. On-chip high kinetic inductance LC filters modeled with a distributed circuit model[J]. *The European Physical Journal B*, 2024, 97(12): 199.
- [98] Jiang S L, Jiang T Y, Ye S K, et al. Coupling between a Si/SiGe resonant exchange qubit and a high-impedance microwave resonator[J]. *Physical Review Letters*, 2025, 135(15): 150604.
- [99] Lin T, Gu S S, Xu Y Q, et al. Collective microwave response for multiple gate-defined double quantum dots[J]. *Nano Letters*, 2023, 23(10): 4176-4182.
- [100] Xiang Z L, Ashhab S, You J Q, et al. Hybrid quantum circuits: Superconducting circuits interacting with other quantum systems[J]. *Reviews of Modern Physics*, 2013, 85(2): 623-653.
- [101] Chen M, Xu Y, Cao G, 等. Strong coupling of hybrid system between semiconductor quantum dots and superconducting resonator[J]. *Chinese Science Bulletin*, 2020, 65(23): 2427-2438.
- [102] Statz H, deMars G, Davis L, et al. Surface states on silicon and germanium surfaces[J]. *Physical Review*, 1957, 106(3): 455-464.
- [103] Shockley W, Read W T. Statistics of the recombinations of holes and electrons[J]. *Physical Review*, 1952, 87(5): 835-842.
- [104] Gehring A. *Simulation of tunneling in semiconductor devices*[D]. Austria: Vienna University of Technology, 1975.
- [105] Ruch B, Jech M, Pobegen G, et al. Applicability of Shockley–Read–Hall theory for interface states[J]. *IEEE Transactions on Electron Devices*, 2021, 68(4): 2092-2097.
- [106] Inglesfield J E. Surface electronic structure[J]. *Reports on Progress in Physics*, 1982, 45(3): 223.
- [107] Revesz A G, Zaininger K H, Evans R J. Interface states and interface disorder in the Si-SiO₂ system[J]. *Journal of Physics and Chemistry of Solids*, 1967, 28(2): 197-204.
- [108] Terman L M. An investigation of surface states at a Silicon/Silicon oxide interface employing metal-oxide-silicon diodes[J]. *Solid-State Electronics*, 1962, 5(5): 285-299.
- [109] Berglund C. Surface states at steam-grown silicon-silicon dioxide interfaces[J]. *IEEE Transactions on Electron Devices*, 1966, ED-13(10): 701-705.
- [110] Kuhn M. A quasi-static technique for MOS C-V and surface state measurements[J]. *Solid-State Electronics*, 1970, 13(6): 873-885.
- [111] Stampfer B. *Advanced electrical characterization of charge trapping in MOS transistors*[D]. Austria: Vienna University of Technology, 2020.
- [112] Zhang Y, Kong Z, Sun X, et al. Growth and quantum transport in sGe/GeO₂ quantum wells

- [J]. ACS Applied Electronic Materials, 2026, 8(3): 1108-1118.
- [113] Nicollian E H, Goetzberger A. MOS conductance technique for measuring surface state parameters[J]. Applied Physics Letters, 1965, 7(8): 216-219.
- [114] Nicollian E H, Goetzberger A. The Si-SiO₂ interface - electrical properties as determined by the metal-insulator silicon conductance technique[J]. The Bell System Technical Journal, 1966, 46(6).
- [115] Groeseneken G, Maes H, Beltran N, et al. A reliable approach to charge-pumping measurements in MOS transistors[J]. IEEE Transactions on Electron Devices, 1984, 31(1): 42-53.
- [116] Tsuchiya T, Imada Y, Murota J. Direct measurements of trap density in a SiGe/Si hetero-interface and correlation between the trap density and low-frequency noise in SiGe-channel pMOSFETs[J]. IEEE Transactions on Electron Devices, 2003, 50(12): 2507-2512.
- [117] Lin L, Ji Z, Zhang J F, et al. A single pulse charge pumping technique for fast measurements of interface states[J]. IEEE Transactions on Electron Devices, 2011, 58(5): 1490-1498.
- [118] Aichinger T, Nelhiebel M. Characterization of MOSFET interface states using the charge pumping technique[M]//Grasser T. Hot Carrier Degradation in Semiconductor Devices. Cham: Springer International Publishing, 2015: 231-255.
- [119] Raffel Y, Drescher M, Olivo R, et al. Three level charge pumping on dielectric hafnium oxide gate[C]//2022 IEEE International Integrated Reliability Workshop (IIRW). 2022: 1-4.
- [120] Goetzberger A, Irvin J. Low-temperature hysteresis effects in metal-oxide-silicon capacitors caused by surface-state trapping[J]. IEEE Transactions on Electron Devices, 1968, 15(12): 1009-1014.
- [121] Shi Y, Zhou Q, Zhang A, et al. Investigation of bulk traps by conductance method in the deep depletion region of the Al₂O₃/GaN MOS device[J]. Nanoscale Research Letters, 2017, 12: 342.
- [122] Beckers A, Jazaeri F, Enz C. Cryogenic MOS transistor model[J]. IEEE Transactions on Electron Devices, 2018, 65(9): 3617-3625.
- [123] Martinez B, Niquet Y M. Variability of electron and hole spin qubits due to interface roughness and charge traps[J]. Physical Review Applied, 2022, 17(2): 024022.
- [124] Wolfe M A, Coe B X, Edwards J S, et al. Control of threshold voltages in Si/SiGe quantum devices via optical illumination: arXiv:2312.14011[A/OL]. arXiv (2024)[2024-11-11]. <https://arxiv.org/abs/arxiv2312.14011>.
- [125] Rimer J D, Roth D D, Vlachos D G, et al. Self-assembly and phase behavior of germanium oxide nanoparticles in basic aqueous solutions[J]. Langmuir, 2007, 23(5): 2784-2791.
- [126] Shin D, Park H, Kim S Y, et al. Study on temperature-dependent growth characteristics of germanium oxide film by plasma-enhanced atomic layer deposition[J]. Thin Solid Films,

- 2023, 775: 139851.
- [127] Filella M, May P M. The aqueous solution chemistry of germanium under conditions of environmental and biological interest: Inorganic ligands[J]. *Applied Geochemistry*, 2023, 155: 105631.
- [128] Choi H, Park C, Lee S K, et al. New heteroleptic germanium precursors for GeO₂ thin films by atomic layer deposition[J]. *ACS Omega*, 2023, 8(46): 43759-43770.
- [129] Jakschik S, Schroeder U, Hecht T, et al. Physical characterization of thin ALD–Al₂O₃ films [J]. *Applied Surface Science*, 2003, 211(1-4): 352-359.
- [130] Absolute Ozone. Magnum 200[EB/OL]. 2025[2025-11-13]. <https://absoluteozone.com/industrial-ozone-generators/magnum-200/>.
- [131] Huang W P, Cheng H H, Sun G, et al. The characteristic of strain relaxation on SiGe virtual substrate with thermal annealing[J]. *Applied Physics Letters*, 2007, 91(14): 142102.
- [132] Liu Z, Cheng B W, Li Y M, et al. Effects of high temperature rapid thermal annealing on Ge films grown on Si(001) substrate[J]. *Chinese Physics B*, 2013, 22(11): 116804.
- [133] Shklyaev A A, Latyshev A V. Surface Morphology Transformation Under High-Temperature Annealing of Ge Layers Deposited on Si(100)[J]. *Nanoscale Research Letters*, 2016, 11: 366.
- [134] Tan I H, Snider G L, Chang L D, et al. A self-consistent solution of Schrödinger–Poisson equations using a nonuniform mesh[J]. *Journal of Applied Physics*, 1990, 68(8): 4071-4076.
- [135] Luscombe J H, Bouchard A M, Luban M. Electron confinement in quantum nanostructures: Self-consistent Poisson-Schrödinger theory[J]. *Physical Review B*, 1992, 46(16): 10262-10268.
- [136] Stern F. Iteration methods for calculating self-consistent fields in semiconductor inversion layers[J]. *Journal of Computational Physics*, 1970, 6(1): 56-67.
- [137] Anderson D G. Iterative rocedures for nonlinear integral equations[J]. *J. ACM*, 1965, 12(4): 547-560.
- [138] Schäffler F. High-mobility Si and Ge structures[J]. *Semiconductor Science and Technology*, 1997, 12(12): 1515-1549.
- [139] Brent R P. Prentice-Hall series in automatic computation: algorithms for minimization without derivatives[M]. Englewood Cliffs, N.J: Prentice-Hall, 1972.
- [140] Virtanen P, Gommers R, Oliphant T E, et al. SciPy 1.0: fundamental algorithms for scientific computing in Python[J]. *Nature Methods*, 2020, 17(3): 261-272.
- [141] Jirovec D, Hofmann A, Ballabio A, et al. A singlet-triplet hole spin qubit in planar Ge[J]. *Nature Materials*, 2021, 20(8): 1106-1112.
- [142] Technologies N. QTCAD/Assisted design for quantum technologies | Nanoacademic[EB/OL]. 2026[2026-03-09].

- [143] König D, Hiller D, Gutsch S, et al. Modulation doping of silicon using aluminium-induced acceptor states in silicon dioxide[J]. Scientific Reports, 2017, 7(1): 46703.
- [144] Hiller D, Jordan P M, Ding K, et al. Deactivation of silicon surface states by Al-induced acceptor states from Al–O monolayers in SiO₂[J]. Journal of Applied Physics, 2019, 125(1): 015301.
- [145] Hiller D, Tröger D, Grube M, et al. The negative fixed charge of atomic layer deposited aluminium oxide—a two-dimensional SiO₂/AlO_x interface effect[J]. Journal of Physics D: Applied Physics, 2021, 54(27): 275304.
- [146] Jensen K L. Tutorial: The equations of electron emission and their evaluation[J]. Journal of Applied Physics, 2024, 135(11): 111101.
- [147] Auf Der Maur M, Galler B, Pietzonka I, et al. Trap-assisted tunneling in InGa_N/Ga_N single-quantum-well light-emitting diodes[J]. Applied Physics Letters, 2014, 105(13): 133504.
- [148] Pan C Y, Lin S K, Chen Y A, et al. Cryogenic temperature dependence and hysteresis of surface-trap-induced gate leakage in GaN high-electron-mobility transistors[J]. Physical Review Applied, 2025, 24(4): 044018.
- [149] Vdovin V I, Mil'vidskii M G, Rzaev M M, et al. Misfit dislocations in SiGe/Si heterostructures: nucleation - propagation - multiplication[J]. Solid State Phenomena, 2005, 108–109: 483-488.
- [150] S. Marchionna, A. Virtuani, M. Acciarri, et al. Defect imaging of SiGe strain relaxed buffers grown by LEPECVD[J]. Materials Science in Semiconductor Processing, 2006, 9(4-5): 802-805.
- [151] Beebe J M, Kim B, Gadzuk J W, et al. Transition from direct tunneling to field emission in metal-molecule-metal junctions[J]. Physical Review Letters, 2006, 97(2): 026801.
- [152] Fowler R H, Nordheim L. Electron emission in intense electric fields[J]. Proceedings of the Royal Society of London. Series A, Containing Papers of a Mathematical and Physical Character, 1997, 119(781): 173-181.
- [153] Chou A I, Lai K, Kumar K, et al. Modeling of stress-induced leakage current in ultrathin oxides with the trap-assisted tunneling mechanism[J]. Applied Physics Letters, 1997, 70(25): 3407-3409.
- [154] Chang W J, Houngh M P, Wang Y H. Simulation of stress-induced leakage current in silicon dioxides: A modified trap-assisted tunneling model considering Gaussian-distributed traps and electron energy loss[J]. Journal of Applied Physics, 2001, 89(11): 6285-6293.
- [155] Chang W J, Houngh M P, Wang Y H. Electrical properties and modeling of ultrathin impurity-doped silicon dioxides[J]. Journal of Applied Physics, 2001, 90(10): 5171-5179.
- [156] Simmons J G. Poole-Frenkel effect and Schottky effect in metal-insulator-metal systems[J].

- Physical Review, 1967, 155(3): 657-660.
- [157] Ongaro R, Pillonnet A. Poole-Frenkel (PF) effect high field saturation[J]. *Revue de Physique Appliquée*, 1989, 24(12): 1085-1095.
- [158] Frenkel J. On pre-breakdown phenomena in insulators and electronic semi-conductors[J]. *Physical Review*, 1938, 54(8): 647-648.
- [159] Houssa M, Tuominen M, Naili M, et al. Trap-assisted tunneling in high permittivity gate dielectric stacks[J]. *Journal of Applied Physics*, 2000, 87(12): 8615-8620.
- [160] Ricco B, Gozzi G, Lanzoni M. Modeling and simulation of stress-induced leakage current in ultrathin SiO₂/Sub 2/ films[J]. *IEEE Transactions on Electron Devices*, 1998, 45(7): 1554-1560.
- [161] Ghetti A, Sangiorgi E, Bude J, et al. Tunneling into interface states as reliability monitor for ultrathin oxides[J]. *IEEE Transactions on Electron Devices*, 2000, 47(12): 2358-2365.
- [162] Ghetti A. Characterization and modeling of the tunneling current in Si-SiO₂-Si structures with ultra-thin oxide layer[J]. *Microelectronic Engineering*, 2001, 59(1-4): 127-136.
- [163] Schleich C, Waldhör D, Knobloch T, et al. Single- versus multi-step trap assisted tunneling currents—Part I: theory[J]. *IEEE Transactions on Electron Devices*, 2022, 69(8): 4479-4485.
- [164] Berry M V, Mount K E. Semiclassical approximations in wave mechanics[J]. *Reports on Progress in Physics*, 1972, 35(1): 315-397.
- [165] Makram-Ebeid S, Lannoo M. Quantum model for phonon-assisted tunnel ionization of deep levels in a semiconductor[J]. *Physical Review B*, 1982, 25(10): 6406-6424.
- [166] Zhang M, Huo Z, Yu Z, et al. Unification of three multiphonon trap-assisted tunneling mechanisms[J]. *Journal of Applied Physics*, 2011, 110(11): 114108.
- [167] Gupta S, Simoen E, Vrielinck H, et al. Identification of deep levels associated with extended and point defects in GeSn epitaxial layers using DLTs[J]. *ECS Transactions*, 2013, 53(1): 251.
- [168] Tetzner H, Seifert W, Skibitzki O, et al. Unintentional P-type conductivity in intrinsic Ge-rich SiGe/Ge heterostructures grown on Si(001)[J]. *Applied Physics Letters*, 2023, 122(24): 243503.
- [169] DiLello N A, Johnstone D K, Hoyt J L. Characterization of dark current in Ge-on-Si photodiodes[J]. *Journal of Applied Physics*, 2012, 112(5): 054506.
- [170] Matthews J W, Blakeslee A E. Defects in epitaxial multilayers: I. Misfit dislocations[J]. *Journal of Crystal Growth*, 1974, 27: 118-125.
- [171] People R, Bean J C. Calculation of critical layer thickness versus lattice mismatch for Ge_xSi_{1-x}/Si strained-layer heterostructures[J]. *Applied Physics Letters*, 1985, 47(3): 322-324.
- [172] Bean J C. Strained-layer epitaxy of germanium-silicon alloys[J]. *Science*, 1985, 230(4722):

- 127-131.
- [173] Alam M M, Wagatsuma Y, Okada K, et al. Critical thickness of strained $\text{Si}_{1-x}\text{Ge}_x$ on Ge(111) and Ge-on-Si(111)[J]. *Applied Physics Express*, 2019, 12(8): 081005.
- [174] Costa D, Vecchio P D, Hudson K, et al. Buried unstrained germanium channels: a lattice-matched platform for quantum technology: arXiv:2506.04724[A/OL]. arXiv (2025)[2025-11-16]. <https://arxiv.org/abs/arxiv2506.04724>.
- [175] Mauro L, Rodríguez M J, Rodríguez-Mena E A, et al. Hole spin qubits in unstrained Germanium layers[J]. *npj Quantum Information*, 2025, 11(1): 167.
- [176] Secchi A, Forghieri G, Bordone P, et al. Hole-spin qubits in germanium beyond the single-particle regime: arXiv:2505.02449[A/OL]. arXiv (2025)[2025-05-06]. <https://arxiv.org/abs/arxiv2505.02449>.
- [177] Valvo E, Jakob M, Vecchio P D, et al. Electrically tuneable variability in germanium hole spin qubits: arXiv:2512.12702[A/OL]. arXiv (2025)[2025-12-24]. <https://arxiv.org/abs/arxiv2512.12702>.
- [178] Sardashti K, Hu K T, Tang K, et al. Sulfur passivation for the formation of Si-terminated $\text{Al}_2\text{O}_3/\text{SiGe}(0\ 0\ 1)$ interfaces[J]. *Applied Surface Science*, 2016, 366: 455-463.
- [179] Aguirre F, Pazos S, Palumbo F R M, et al. Effect of forming gas annealing on the degradation properties of Ge-based MOS stacks[J]. *Journal of Applied Physics*, 2018, 123(13): 134103.
- [180] Berghuis W J H W J, Melskens J, Macco B, et al. Excellent surface passivation of germanium by A-Si:H/ Al_2O_3 stacks[J]. *Journal of Applied Physics*, 2021, 130(13): 135303.
- [181] Zhou L, Xiang J, Wang X, et al. Investigation on the passivation, band alignment, gate charge, and mobility degradation of the Ge MOSFET with a $\text{GeO}_x/\text{Al}_2\text{O}_3$ gate stack by ozone oxidation[J]. *Journal of Semiconductors*, 2022, 43(1): 013101-12.
- [182] Fitzgerald E A, Currie M T, Samavedam S B, et al. Dislocations in relaxed SiGe/Si heterostructures[J]. *physica status solidi (a)*, 1999, 171(1): 227-238.
- [183] Sakai A, Sugimoto K, Yamamoto T, et al. Reduction of threading dislocation density in SiGe layers on Si (001) using a two-step strain-relaxation procedure[J]. *Applied Physics Letters*, 2001, 79(21): 3398-3400.
- [184] Capewell A D, Grasby T J, Whall T E, et al. Terrace grading of SiGe for high-quality virtual substrates[J]. *Applied Physics Letters*, 2002, 81(25): 4775-4777.
- [185] Bolkhovityanov Yu B, Deryabin A S, Gutakovskii A K, et al. Strain relaxation of GeSi/Si(001) heterostructures grown by low-temperature molecular-beam epitaxy[J]. *Journal of Applied Physics*, 2004, 96(12): 7665-7674.
- [186] Grillot P N, Ringel S A, Fitzgerald E A, et al. Electron trapping kinetics at dislocations in relaxed $\text{Ge}_{0.3}\text{Si}_{0.7}/\text{Si}$ heterostructures[J]. *Journal of Applied Physics*, 1995, 77(7): 3248-

- 3256.
- [187] Lai K, Ye P D, Pan W, et al. Modulation of the high mobility two-dimensional electrons in Si/SiGe using atomic-layer-deposited gate dielectric[J]. *Applied Physics Letters*, 2005, 87 (14): 142103.
- [188] Manjeshwar S K, Ciers A, Hellman F, et al. High-Q Trampoline Resonators from Strained Crystalline InGaP for Integrated Free-Space Optomechanics[J]. *Nano Letters*, 2023, 23(11): 5076-5082.
- [189] Kosen S, Li H X, Rommel M, et al. Signal crosstalk in a flip-chip quantum processor[J]. *PRX Quantum*, 2024, 5(3): 030350.
- [190] McRae C R H, Wang H, Gao J, et al. Materials loss measurements using superconducting microwave resonators[J]. *Review of Scientific Instruments*, 2020, 91(9): 091101.
- [191] Béjanin J H, Earnest C T, Sharafeldin A S, et al. Interacting defects generate stochastic fluctuations in superconducting qubits[J]. *Physical Review B*, 2021, 104(9): 094106.
- [192] Lisenfeld J, Händel A K, Daum E, et al. Mapping the positions of Two-Level-Systems on the surface of a superconducting transmon qubit: arXiv:2511.05365[A/OL]. *arXiv* (2025) [2026-04-14]. <https://arxiv.org/abs/arxiv2511.05365>.
- [193] Murray C E. Material matters in superconducting qubits[J]. *Materials Science and Engineering: R: Reports*, 2021, 146: 100646.
- [194] Kranz L, Gorman S K, Thorgrimsson B, et al. Exploiting a single-crystal environment to minimize the charge noise on qubits in silicon[J]. *Advanced Materials*, 2020, 32(40): 2003361.
- [195] Connors E J, Nelson J, Edge L F, et al. Charge-noise spectroscopy of Si/SiGe quantum dots via dynamically-decoupled exchange oscillations[J]. *Nature Communications*, 2022, 13: 940.
- [196] Ferrero J, Koch T, Vogel S, et al. Noise reduction by bias cooling in gated Si/SixGe1-x quantum dots: arXiv:2405.00238[A/OL]. *arXiv* (2024)[2025-01-03]. <https://arxiv.org/abs/arxiv2405.00238>.

致谢

再会，谢谢所有的鱼。

在读期间取得的科研成果

已公开的发明专利:

- [1] 曹刚、马璟睿、李宗祜、魏泽成、张拙之、郭国平, 共面波导谐振腔及其制备方法、半导体量子计算装置, CN120432848A.

待发表论文:

- [1] **J. Ma**, Y. Kang, R. Wu, Z. Liu, Z. Li, T. Hao, Z. Kong, G. Wang, Y. Xu, R. Cai, B. Wang, H. Li, G. Cao, G. Guo, *Cryogenic interface state modeling workflow for semiconductor quantum devices*, submitted to *Journal of Physics D: Applied Physics*, under review.